2.4G的培训资料--产品原理.ppt

  1. 1、本文档共39页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
新产品培训 2.4G分机漫游系统 -- 产品原理 产品原理 产品构架和通信方式: 2.4G子机: 2.4G基站: 2.4G扩展机板: 回声抑制模块: 产品构架和通信方式 产品构架和通信方式 在现有数据交换机的基站增加分机漫游功能,先增加2.4G扩展机板:与主机采用并行数据总线交互方式;机板有单独的接口板CPU处理与基站之间的数据通信,和单独的桥接CPU,用于与主机进行数据交互; 2. 通过2.4G扩展机板的端口,采用ISDN方式连接基站,与基站进行数据传输,并且通过ISDN线路给基站提供电源; 3. 基站与子机通过2.4G的WDCT无线技术进行数据通信; 整体工作流程和工作原理 电源方面: 与主机数据交换: 接口板CPU: 与基站数据交换: 语音通道: 同步和时钟 电源方面 +30V: 端口电源; +5V: 运行电源; +3.3V: 回声抑制芯片的语音处理部分; +1.8V: 回声抑制芯片的数字运行部分; 与主机数据交换 接收主机数据消息: 主机通过MSEL信号选择本机板,本机板的数据桥CPU对数据进行桥接交互到接口CPU;接口板CPU根据主机新消息的内容进行相关控制; 回复主机数据消息: 接口板CPU的内容通过数据桥CPU桥接交互到主机。 接口板CPU: 由/F0i信号(8KHZ)进行最高优先级的中断. 即每隔125US, 进行一次交换信令, 控制和同步信息. CPU上电后,先对交换矩阵进行初始化,把每个通道时隙内容按交换数据表进行固定,把回声抑制模块进行开放; 每次中断后,对新的数据信令进行相互交换(通过控制和读取TX3/RX3内容); 与基站数据交换: 当一个基站连接时,发送给基站以下消息: 基站最大锁定子机数值; 相关的子机注册消息; 在每分钟定时发送的时间数据; 主机如正系统编程,发送开放注册消息; 语音通道 子机受话: 子机送话: 子机受话: 从交换机主机接收数据TX,经过缓冲整形后输出数据TXA; 接到回声抑制模块;或直接到机板的交换矩阵RX4; 根据不同端口的语音信号交换到不同的语音数据流中; 对PCM数据流进行转换为ADPCM; ADPCM数据流输入到MT9171,通过调制输到基站; 基站通过无线信号传输到子机; 子机送话: 子机把语音转换为无线信号,传输到基站; 基站输出的信号经过MT9171进行解调,输出RX2上的ADPCM数据流; 此数据流经过转换为RX0/RX1的PCM信号。 这些数据流通过交换矩阵,交换到TX4输出; 到回声抑制模块,或直接为RX信号,输出到交换机主机的交换矩阵。 同步和时钟: 8KHZ: /FOI; 同步信号 4.096MHZ: C4I; 时钟信号 10.24MHZ: 调制主时钟信号 2.4G子机 WS824-V006H WS824-V008H WS824-V006H 拆下电池和电池盖 面底壳分离 取下机板 打开LCD固定扣 子机所有部件: 方框图 电路原理 原理图: 电源电路: CPU电路: RF模块: 存储单元: LCD电路: KEY电路; 2.4G基站(WS824-V400B) 打开机壳: 拆下机板 基站所有部件: 方框图: 工作原理和流程 原理图: 电源电路: CPU电路: RF模块: 存储单元: FPGA电路: ISDN接口电路: 2.4G扩展机板 方框图: 原理图: WS824(5D)-008W_SCH.DDB 方框图: 2.4G扩展机板 数据桥CPU: 接口板CPU: 交换矩阵: 信令转换: PCM/ADPCM转换: ISDN端口部分 数据监控和软件升级 数据桥CPU 采用STC10F04XE, QFP44封装, 使用内部RC振荡器(4Mhz-8Mhz),不需外接晶体. 用于主机与2.4G机板的接口CPU之间数据交互桥接功能(进行转换). 接口板CPU: 用IAP11F60XE芯片(支持在线下载)做CPU, 使用32MHZ晶振. 通过A15来选择外围芯片: A15=0时, 地址0000H-7FFFH, 用于62256的SRAM. A15=1时, A14/A13/A12/A11用于选择几个缓存的控制. SEL1: A14=0, 控制交换矩阵的地址缓存74HC273. (与/WR一起) SEL2: A13=0, 控制交换矩阵的数据缓存74HC273. (与/WR一起) SEL3: A12=0, 选择回声抑制模块. SEL4: A11=0, 控制MT8920的/CS脚. 交换矩阵 采用ZL50000芯片(256X256); RX0/TX0: 承载第1/2, 5/6, 9/10, 13/14, 17/18,

文档评论(0)

shaoye348 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档