- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第10章 数字电路基础和逻辑门电路
主要内容: 重点内容: 难点内容: 10.2.2 逻辑代数的公理和定理 例:证明吸收律 成立 互补律 重叠律 例:证明反演律 A? B= A+B 和 A+ B=AB A B AB A+ B A? B A+B 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 由真值表得 证:利用真值表 A? B= A+B , A+ B=AB 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 反演律又称摩根定律,常变形为 A? B= A+B 和 A+B=AB 10.2.2 逻辑代数的公理和定理 10.2.2 逻辑代数的公理和定理 ? 三个基本运算规则 ? 代入规则: 任何含有某变量的等式,如果等式中所有出现此变量的位置均代之以一个逻辑函数式,则此等式依然成立。 例: A? B= A+B BC替代B 得 由此反演律能推广到n个变量: 利用反演律 ABC = A+BC = A+B+C 10.2.2 逻辑代数的公理和定理 ? 反演规则: 对于任意一个逻辑函数式F,做如下处理: ? 若把式中的运算符“?”换成“+”, “+” 换成“?”; ? 常量“0”换成“1”,“1”换成“0”; ? 原变量换成反变量,反变量换成原变量, 那么得到的新函数式称为原函数式F的反函数式。 例: F(A,B,C) C B A B ) C A ( B A ? ? + + + = 其反函数为 ) C B A ( B C A ) B A ( F + + + + = ? ? ? 保持原函数的运算次序--先与后或,必要时适当地加入括号。 10.2.2 逻辑代数的公理和定理 ? 对偶式: 对于任意一个逻辑函数,做如下处理: 1)若把式中的运算符“.”换成“+”,“+”换成“.”; 2)常量“0”换成“1”,“1”换成“0”。 得到的新函数为原函数F的对偶式F′,也称对偶函数。 ? 对偶规则: 如果两个函数式相等,则它们对应的对偶式也相等。即 若F1 = F2 则F1′= F2′。使公式的数目增加一倍。 ? 求对偶式时运算顺序不变,且它只变换运算符和常量,其变量是不变的。 注: ? 函数式中有“?”和“⊙”运算符,求反函数及对偶函数时,要将运算符“?”换成“⊙”, “⊙”换成“?”。 其对偶式 例: F B 1 C A B A ? + + = ) ( ? + F′ B 0 C A B A ? + + = ) ( ) ( 10.3 逻辑门电路 10.3.1 基本逻辑门电路 10.3.2 复合逻辑门电路 10.3.3 集成逻辑门电路 Function Logic Gate Circuit Combination Gate Integrated Logic Gate Circuit 10.3 逻辑门电路 双极型集成逻辑门 MOS集成逻辑门 集 成 逻 辑 门 按器件类型分 按集成度分 SSI:<100个等效门 MSI:<103个等效门 LSI :<104个等效门 VLSI:>104个以上等效门 TTL、ECL I2L、HTL PMOS NMOS CMOS 10.3 逻辑门电路 10.1.1 基本逻辑门电路(Function Logic Gate Circuit) 输出级由D3、T4、T5和电阻R4组成。T4与T5组成推拉式输出结构,具有较强的负载能力。 输入级由多发射极晶体管T1、二极管D1、D2和电阻R1组成。实现输入变量A、B的与运算。 中间级由T2、R2和R3组成。T2的集电极C2和发射极E2分别提供两个相位相反的电压信号。 ? 输入端至少有一个(设A端)接低电平: 0.3V 3.6V 1V 3.6V T1管:A端发射结导通,UB1 = UA + UBE1 = 1V,其它发射结反偏截止。 ? (5-0.7-0.7)V = 3.6V 因为UB1 =1V, 所以 T2、T5截止, UC2≈Ucc=5V。 T4:工作在放大状态 5V 电路输出高电平: TTL与非门工作原理 10.1.1 基本逻辑门电路 10.1.1 基本逻辑门电路 ? 输入端全接高电平: 3.6V 2.1V 0.3V T1:UB1= UBC1+UBE2+UBE5 = 0.7V×3 = 2.1V 电路输出低电平:UOL = 0.3V 3.6V T1:发射结反偏,集电极正偏,工作在倒置放大状态且T2 、T5导通。 T2:工作在饱和状态 T4:UC2 = UCES2 + UBE5 ≈1V,T4截止。 T5:处于深饱和状态 TTL与非门工作原理 ? 输入端全接高电平,输出为低电平。 ? 输入端至少有一个接低
文档评论(0)