核实验数据获取系统中的触发信号预处理.pdfVIP

核实验数据获取系统中的触发信号预处理.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
核实验数据获取系统中的触发信号预处理

第 24卷第 11期 强 激 光 与 粒 子 束 Vo1.24,NO.11 2O12年 11月 HIGH POW ER IASER AND PARTICIE BEAMS NOV.,2012 文章编号 : 100l4322(20l2)11-2727—04 核实验数据获取系统 中的触发信号预处理 张建川 , 王彦瑜 , 南钢洋 ,周文雄 (1.中围科学院 近代物理研究所 ,兰州 730000; 2.中国科学院 研究生 院,北京 100039) 摘 要 : 简要介绍 了在核物理实验数据获取系统中,用 FPGA芯片和 VHDL语青实现对事件触发信号 的预处理。阐述 了在核物理实验数据获取系统中对事件触发信号 的一般要求 ;结合 co伽 马谱测量实验 ,介 绍了基于一套 自主研发 的数据获取系统 中触发信号 的预处理 ,并给出了用 VHDL语 言实现该触发信号预处理 的思想 、仿真时序图和实验结果 。该方法通过实验验证 ,证 明切实可行 ,灵活性强 。 关键词 : 数据获取 ; 触发信号 ; 处理 ; FPGA 中图分类号 : TP334.7 文献标志码 : A doi:10.3788/HPIP2727 以兰州重离子加速器冷却储存环为平台,可做高水平 的高能物理和核物理实验[1]。在高能物理和核物理 实验中,由于粒子束流的不连续性和反应截面的原因,事件 的产生具有偶然性 ,因此无法用时间来精确预言在 某一时刻是否会产生一个这样的事件 。为了获取和处理这样的偶然事件 ,在核物理数据获取系统 中,前端 电子 学这样的事件处理产生对应的触发信号 。],数据获取系统需要对触发信号进行处理和分析 ,以便完成物理实 验。在核物理实验数据获取系统 中,都有一个专门处理事件产生信号 (触发信号)的器件 。对于触发信号处理 的优劣直接影响数据获取系统的软件死时问和事件丢失率等重要衡量标准 。以往的数据获取系统中,经常使 用专 门设计的硬件电路来实现触发信号的处理 ,例如 GG8000插件等。这样的模块功能都比较单一 ,不能根据 实际需要灵活应用。而在本单位最近独立研发设计的数据获取系统 中,使用 FPGA芯片和 VHDI语言,用程 序的方法实现了对于触发信号的处理和扇出,在调整触发信号 的同时实现 了多个数据采集模块 的同步触发。 相比专用的触发信号处理模块 ,用 FPGA芯片实现的触发处理灵活性强,可以根据不同核物理实验的要求修 改触发处理 的过程 ,而且容易实现触发模块 的功能扩展。 l 事件触发信号的处理要求 在核物理实验数据获取系统 中,由于死时间的存在,对于数据获取系统中的触发模块实现的功能需要考虑 以下几个方面 :(1)计算机在读取一个事件的过程中,不允许响应新的中断请求,避免当前事例数据的读取过 程被中断 ;(2)一旦事例的读取过程结束 ,计算机应重新处于允许中断请求的状态 ,随时准备响应下一事例的处 理请求 ;(3)下一事例到来之后,立 即向计算机发出中断请求 ,要求处理事例数据。 本文介绍在本小组 自主研发的数据获取系统的支持下 ,对 。Co进行伽 马谱测试实验中,对触发信号的预 处理过程 。 在该测试实验 中,使用的数据转化模块是本组人员独立设计 的 8通道 16位 ADC模块 ,模块 中采用 的 ADC芯片和峰值保持电路的反应时间约为2 s。因此 ,触发信号 的最小间隔也就是 2 S,在 2』『s内出现的其 他触发信号要被系统忽略。 另外 ,为 了降低数据传输 中断的频次 ,我们预定义每次数据传输的长度为256个字 (256×16bit)。也就是 说 ,每个 ADC模块都有 自己的多事例数据缓冲区,该缓冲区的大小是 256×16bit,只有当多事例数据缓冲区 充满数据以后才向数据获取控制器发送 中断请求 ,进行数据的传输 。在进行数据传输的过程中,同样不允许另 外的事例触发信号进入 ,触发信号被暂时屏蔽 。当数据传输结束后 ,触发信号屏蔽解除,系统可 以接受下一次 的事例触发。 对于一次触发信号 ,一个 ADC模块会获得 8×16bit的数据 (8路 16位 ADC的转化结果),暂存在模块本 身的缓冲区中。缓冲区的大小定义为256×16bit,256/8—32,所 以缓冲 区可 以暂存32次触

文档评论(0)

liangyuehong + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档