3W原则.pdfVIP

3W原则 信号按照3W原则进行布线，什么是3w原则？ 这里3W是线与线之间的距离保持3倍线宽。你说3H也可以。但是这 里H指的是线宽度。不是介质厚度。是为了减少线间串扰，应保证线 间距足够大，如果线中心距不少于3倍线宽时，则可保持70%的线间 电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰， 可使用10W规则。 3W原则是一种设计者无须其他设计技术就可以遵守PCB布局的原则。 但这种设计方法占用了很多面积，可能会使布线更加困难。使用3W 原则的基本出发点是使走线间的耦合最小。这种原则可表示为：走线 的距离间隔 （走线中心间的距离）必须是单一走线宽度的三倍。另一 种表示是：两个走线的距离间隔必须大于单一走线宽度的二倍。比如， 时钟线为6mil宽，则其他走线只能在距这条走线2×6mil以外的地 方布线，或者保证边到边的距离大于12mil。 注意：3W原则代表的是逻辑电流中近似70%的通量边界，要想得到 98%边界的近似，应该用10W原则。 【注】3W原则是一种防止串扰的一种方法，该方法仅作为一种参考， 并作为理解如何防止串扰的一种启发。实际PCB设计中，3W原则并 不能完全满足避免串扰的要求。按实践经验，如果没有屏蔽地线的话， 印制信号线之间大于lcm 以上的距离才能很好地防止串扰，因此在 PCB线路布线时，就需要在噪声源信号 （如时钟走线）与非噪声源信 号线之间，及受EFTlB、ESD等干扰的“脏 “线与需要保护的“干净” 线之间，不但要强制使用3W原则，而且还要进行屏蔽地线包地处理， 以防止串扰的发生。另外，不是所有的PCB上的走线都必须遵照3W 布线原则。使用这一设计指导原则，在PCB布线前，决定哪些条走线 必须使用3W原则是十分重要的。 如图7-25所示，两条走线中间的印制线3有一个过孔。这个过孔通 常与第三条走线相连，这条走线中可能通过一个易产生电磁破坏的信 号。例如，复位线、音频或视频走线、模拟电乎控制走线或者I/O接 口线等，它将以电感或电容的形式感受额外的电磁能量干扰。为最小 化走线对过孔的串扰，相邻走线的距离间隔必须包括过孔直径和间隙 间隔，如图7-25 中所描述的那样，距离时钟线的2W范围内没有其他 信号过孑L。对富含RF能量的走线的距离间隔也有同样的要求，这 种走线上的能量可能会耦合到元件的引脚 （管脚外露）上。 3W原则的使用不只局限于时钟或周期信号走线，差分对 （平衡的、 ECL及类似敏感走线）也是3W主要的代表。对差分走线来说，走线 对间的距离应为1W。电源层噪声和单端信号可能通过容性或感性耦 合进差分对的走线。如果那些与差分对无关的走线的物理间隔不到 3W，则干扰可能会引起数据的破坏。图7-26为在一个PCB结构中差 分财走线布线的例子。 除上述技术之外，为在PCB 中避免串扰，也应从PCB设计和布局方面 来考虑，例如： (1)根据功能分类逻辑器件系列，保持总线结构被严格控制。 (2)最小化元器件之间的物理距离。 (3)高速信号线及元器件 （如晶振）要远离I/()互连接口及其他易受 数据干扰及耦合 影响的区域。 (4)对高速线提供正确的终端。 （5)避免长距离互相平行的走线布线，提供走线间足够的间隔以最小 化电感耦合。 (6)相临层 （微带或带状线）上的布线要互相垂直，以防止层间的电 容耦合。 (7)降低信号到地平面的距离间隔。 (8)分割和隔离高噪声发射源 （时钟、I/O、高速互连），不同的信号 分布在不同的层中。 (9)尽可能地增大信号线间的距离，这可以有效地减少容性串扰。 (10)降低引线电感，避免电路使用具有非常高阻抗的负载和非常低阻 抗的负载，尽量使模拟电路负载阻抗稳定在loQ～lokQ之间。因为高 阻抗的负载将增加容性串扰，在使用非常高阻抗负载的时候，由于工 作电压较高，导致容性串扰增大，而在使用非常低阻抗负载的时候， 由于工作电流很大，感性串扰将增加。 (11)将高速周期信号布置在PCB酌内层。 (12)使用阻抗匹配技术，以保BT证信号完整性，防止过冲。 (13)注意对具有快速上升沿(tr≤3ns)的信号，进行包地等防串扰处 理，将一些受EFTlB或ESD干扰且未经滤波处理的信号线布置在PCB 的边缘。 (14)尽量采用地平面，使用地平面的信号线相对于不使用地平面的信 号线来说将获得15～20dB 的衰减。 (15)信号高频信号和敏感信号进行包地处理，双面板中使用包地技术 将获得10～15dB 的衰减。 (16)使用平衡线，屏蔽线或同轴线。 (17)对骚扰信号线和敏感线进行滤波处理。 (18)合理设置层和布线，合理设置布线层