基于AD9517的高速采样时钟设计.pdfVIP

第01卷 第04期 2014年 10月 工 业 技 术 创 新 V01．01No．04 0ct．2014 IndustrialTechnologyInnovation 基于AD9517的高速采样时钟设计 白月胜，曹淑玉 (中国Z-t-科技集团公司第四十一研究所，山东青岛，266555) 摘要：本文详细介绍了AD9517；~高速采样系统中实现采样时钟设计的应用实现过程，重点分析了 高速采样时钟的设计方法，从设计经验的角度剖析了设计实现的关键过程和注意事项，其描述的内容对 实际应用设计具有指导作用。 关键词 ：高速采样；VCO；FPGA 中圈分类号 ：TB556 文献标识码 ：A 文章编号 ： 2095-8412(2014)04-460-05 工业技术创新 URL：http／／www．china—iti．com DOI10．14103j／．issn．2095-8412．2014．04．015 TheDesignofHigh--SpeedSampling--ClockBasedonAD9517 Yuesheng Bai，Shuyu Cao (The41stResearchInstituteofCETC，Shandong，Qingdao，266555，China) Abstract：Thispaperdetailedly introduced thedesign processofhigh-·speed samplingclock in high--speed samplingsystem basedonAD9517，emphatically analysed thedesignmethodofhigh-speed samplingclock，and experientially analysedthekeypartsandattentionsofthedesignimplements，thiscantakearealhow—tofordesign ofhigh—speedsamplingclock． Keywords：High-·SpeedSampling；VCO (Voltage--controlledOscillator)；FPGA(Field--ProgrammableGate Array) 1引言 2高速采样时钟单元 随着技术的进步，高速采样系统在雷达、航天、 2．1AD9517系列芯片简介 通讯、气象等领域 的应用逐渐 向高频、宽带、多通 AD9517系列是ANALOGDEVICES公司生产的 道、大动态、实时捕获等方向发展，系统性能追求向 带片载集成VCO的时钟激发产生芯片，因其相位噪声 高精度、高速率方面扩展，随着处理能力的提升，高 低、抖动小等特性，被广泛应用于高速采样系统中的 速采样系统的设计面临诸多新问题，其中采样系统的 高速时钟设计。AD9517系列芯片支持片载vco,nCb 时钟单元设计就是一个重点难点环节，也是关系高速 部VCO两种激发方式。支持LVPECL、LVDS、CMOS 采样系统设计成败的关键因素[1]。 等电平输出形式，具备4对LVPECL输出、4~LVDS输 针对高速采样时钟在高速采样系统设计中的重要 出，每一对LVDS输出都可配置为两路CMOS输出形 性及其实施设计的难度 ，结合本人多年从事采样系统 式。每对LVPECL输出共享一个除法器，可实现1到32 设计的实际项 目经验，本文以AD9517系列芯片在高速 分比的分频输出。每对LVDS输出共享两个级联的除 采样时钟设计方面的应用为