第4章组合逻辑电路.ppt

　　（3）加选通信号，避开毛刺。毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。例如，在图4.4.5所示电路中，输出门的一个输入端加入一个选通信号，即可有效地消除任何冒险现象的影响。该电路尽管可能有冒险发生，但输出端却不会反映出来，因为当冒险现象发生时，选通信号的低电平将输出门封锁了。 图4.4.5　避开冒险的一种方法 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 此处说明电压电流等为什麽用相量形式. * 图4.3.28　4位比较器扩展为16位比较器 4.3.6 算术运算电路 在两个1位二进制数相加时，不考虑低位来的进位的相加---半加 在两个二进制数相加时，考虑低位进位的相加---全加 半加器 全加器 1、半加器和全加器 两个1位二进制数相加: （1）1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = 如用与非门实现最少要几个门? C = AB 逻辑图 （2）1位全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Ci S Ci-1 B A 你能用74151\74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 于是可得全加器的逻辑表达式为 （1）串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 2、多位数加法器 0 定义两个中间变量Gi和Pi ： （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。 定义第i 位的进位信号（Ci ）： 4位全加器进位信号的产生： C0= G0+P0 C-1 C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1) Ci= Gi＋Pi Ci-1 集成超前进位产生器74LS182 内部逻辑图 逻辑符号 超前进位集成4位加法器74LS283 74HC283逻辑框图 74HC283引脚图 74HC283逻辑框图 3、超前进位加法器74LS283的应用 例1. 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 8421码输入 余3码输出 1 1 0 0 例. 用74283构成将8421BCD码转换为余3码的码制转换电路。 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 【例4.3.6】试用4位二进制全加器74LS283构成一位8421BCD码加法电路。　 解：4位二进制加法器按二进制数规则进行加法运算，运算结果也是用二进制数表示。 十进制数加法的进位规则是“逢10进1”，且运算结果也应该用8421BCD码来表示，因此必须将二进制加法器的运算结果进行修正，才能得到等值的8421BCD码。 表4.3.12十进制数0～19与二进制数、8421BCD码的对应关系 等效十进制数 两个ＢＣＤ码相加求和 输出（ＢＣＤ）码 进位 和（二进制数） 十位 个位 C4 S