并行系统总线：同步.PPT

* * 本章讨论的主要内容： 第五章 输入/输出系统 接口的基本概念 中断方式及其接口组成 DMA方式及其接口组成 总线的基本概念 主机和外设的连接方式 5.1.1 主机和外设的连接方式 1.辐射式 主机 I/O I/O I/O 早期：不易扩展 主机 接口 接口 I/O I/O I/O 现在：便于扩展 第一节 概述 2.总线式 主机 接口 接口 I/O I/O I/O 便于扩展 总线 3.通道式 主机 通道 通道 I/O I/O I/O 并行能力 提高 5.1.2 接口类型与功能 I/O接口指主机和外设的交接部分 位于系统总线和外设之间 接口 系统总线 外设 1. 接口分类 (1)按数据传送格式划分 并行接口 接口 外设 系统总线 接口与系统总线、接口与外设均按并行方式传送数据。 并 并 数据各位同时传送。 串行接口 适用于设备本身并行工作，距主机较近的场合。 并 串 接口与系统总线并行传送，接口与外设串行传送。 数据逐位分时传送。 适用于设备本身串行工作，或距主机较远，或需减少传送线的情况。 异步接口 直接程序传送接口 (3)按I/O传送控制方式划分 中断接口 接口与系统总线的信息传送采用异步应答方式。 DMA接口 (2)按时序控制方式划分 同步接口 接口与系统总线的信息传送由统一时序信号控制. 串-并格式转换（串口） 3.预处理 传送控制命令与状态信息，实现I/O传送控制方式。 数据通路寬度转换（并口） 电平转换 4.控制功能 5.1.3 接口主要功能 接收CPU送来的地址码， 1.寻址 选择接口中的寄存器供CPU访问。 2.数据缓冲 实现主机与外设的速度匹配。 缓冲深度与传送的数据量有关。 第二节 总线 5.2.1 总线定义、特点和实体 1.定义： 一组能为多个部件分时共享的信息传送线路。 2.特点： 分时、共享。 通常作法：发送部件通过OC组件或三态门分时发送信息，由打入脉冲将信息送入指定接收部件。 3.实体： 一组传送线与相应控制逻辑 CPU内设置控制逻辑 设置总线控制器 两种控制逻辑设置方式 5.2.2 总线分类 1.按功能划分 （1）CPU内总线 CPU芯片内寄存器与算逻部件之间互连的总线。 (ALU总线) 单组数据线(单向、双向)或多组数据线，或多种总线。 （2）部件内总线 插件板内各芯片之间互连的总线。 （局部总线、片级总线） 包括地址、数据、控制线。 （3）系统总线 计算机系统内各功能部件之间，或各插件板之间互连的总线。 （板级总线） 包括地址、数据、控制线。 2.按时序控制方式划分 （4）外总线 计算机系统之间，或计算机系统与其他系统之间互连的总线。 （通信总线） 分为数据线(与地址复用)、控制线。 （1）同步总线 由统一时序控制总线传送操作。 时钟周期、同步脉冲 在固定时钟周期内完成数据传送，由同步脉冲定时打入。 例. 打入地址 打入数据 时钟 T1 T3 T2 T4 地址 读出数据 总线请求 （2）异步总线 无固定时钟周期划分，总线周期时间由传送的实际需要决定；以异步应答方式控制总线传送操作。 例. (设备 CPU) 总线批准 (CPU 设备) 主同步 (主 从) 从同步 (从 主) 总线周期 总线传送 （时间可变） （时间可变） 总线权切换 例. （3）扩展同步总线 以时钟周期为时序基础，允许总线周期中的时钟数可变。 注意几个“周期”概念： 时钟周期： CPU一步操作(一次内部数据通路传送)时间。 总线周期： 经过总线的一次数据传送(访存)时间。 通常包含若干时钟周期。 工作周期： 指令周期中的一个操作阶段。 可包含多个总线周期。 （模型机的一个总线周期只包含一个时钟周期） 时钟 T1 T3 T2 T4 T4 T4 Tw 送地址 读/写数据 结束 总线周期(5T)