一种用于MPEG2解码芯片的高效内存存储结构.pdfVIP

第 37卷第 6期 微 电 子 学 Vo1．37，No．6 2007年12月 MZcroelectronics Dec．2007 一 种用于MPEG2解码芯片的高效内存存储结构 吴智华，罗 嵘，杨华中 (清华大学电子工程系，北京 100084) 摘 要： 为了提高MPEG2解码芯片的内存带宽利用率，根据SDRAM的固有特征和MPEG2解 码时对内存读取的特点，提出了一种新的内存存储结构。采用该方法，可以大大减少内存读写的冗 余时间，从而满足MPEG2 MP@HL解码器的设计要求。与直接映射相比，文章提出的方法可以 使行激活的次数至少减少82．6 ，内存读写时间减少59 以上。 关键词： MPEG2；解码器；SDRAM；内存存储 中图分类号：TN764 文献标识码：A 文章编号：1004—3365(2007)06—0878—04 A High—Performance Memory Storage Architecture for MPEG2 Decoder WU Zhi—hua，LUO Rong，YANG Hua—zhong (Dept．of Electronic Engineering，Tsinghua University，Beijing 100084，P．R．China) Abstract： To improve the memory bandwidth in MPEG 2 decoder，a new memory storage architecture was pmposed， which was based on the inherent features of s1)I and the characteristics ofⅣ E decoder in memory access．Using this archit~ture。the number of overhead cycles needed for row-activations in SDRAM can be minimized to satisfy the de— sign requirements for MPEG2 MP@HL decoder．It iS demonstmted that the pmposed method can reduce about 90 of lOW activations and 60 of the cycles needed for decoding，compared with linear translation． Key words： MPEG2；Decoder；SDRAM；Memory storage EEACC： 6210R 宽【2 ；增大内存缓存(cache)，或者改善 cache映射 1 引 言 和更新策略Ca]；改进图像在内存中的存储结构L4]。 对于MPEG2 MP@HL解码器，一般采用64位位 MPEG2 MP@HL解码器的一个最主要瓶颈 宽的SDRAM。因为在解码过程中，运动向量的不 是内存接口的数据带宽。在图像解码过程中，对内 可预测性决定了需要读取的参考帧的位置不可预 存的操作一般可以分为几个部分：读参考帧，写解码 测，所以，缓存映射和更新策略不会有很好的效 结果，读显示帧，以及一些其他内存操作。在最坏情 果L5]。因此，改进图像在内存中的存储结构就显得 况下，解码一个宏块(Macroblock)可能需要读2个 非常重要。在实际应用的MPEG