电子科技大学《数字逻辑设计及应用》Lec11-Chap 6.pptVIP

Jin. UESTC Digital Logic Design and Application * Digital Logic Design and ApplicationLecture #11 Chapter 6 Combinational Logic Design Practices Decoders UESTC, Spring 2013 * Some Useful Combinational Components Decoders（译码器） Encoders（编码器） Three-State Devices（三态器件） Multiplexers（多路复用器） Parity Circuits（奇偶校验电路） Comparators（比较器） Adders（加法器） * 6.4 Decoders One-to-one mapping between input code and output code (一一映射) Multiple-Input, Multiple-Output Logic Circuit(多入多出) Enable Inputs must be asserted to perform normal mapping function（使能端可控制允许译码或禁止译码） enable inputs Input cord word output cord word Map 译码是编码的逆过程。译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。 6.4 Decoders Binary Decoder（二进制译码器） Also known as: 变量译码器/最小项译码器/m中取一译码器 Map n bits input to m bits(m≤2n).将n位输入变为m(m≤2n)位输出 output code indicates the combination state of the of input. 输出表示输入的状态 Output corresponds to each combination of input is 1 only. 对应于每个输入组合的输出为1的情况仅一次 任何需要在众多可选设备中独立驱动一项的情况都可以用二进制编码器。 用于作寄存器地址译码或作指令译码 * Binary code …… ………… One- out-of-m 6.4 Decoders Code system conversion decoder 码制转换译码器 8421-to-Decimal 74LS428 Digital display decoder 数字显示译码器，用于驱动LED或LCD等发光器件，用于显示十进制数字。 Seven segment decoder 74Ls47 * * 6.4 Decoders 2-4 Binary Decoder (2-4译码器) 2-to-4 decoder Y0 Y1 Y2 Y3 I0 I1 EN 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0 Inputs EN I1 I0 Outputs Y3 Y2 Y1 Y0 Truth table for a 2-to-4 binary decoder MSB LSB MSB LSB All outputs are active high. * 6.4 Decoders 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0 Inputs EN I1 I0 Outputs Y3 Y2 Y1 Y0 Truth table for a 2-to-4 binary decoder Y0 = EN · ( I1’ · I0’ ) Y1 = EN · ( I1’ · I0 ) Y2 = EN · ( I1 · I0’ ) Y3 = E