electrostatic discharge 静电放电.ppt

Electrostatic Discharge 靜電放電 靜電放電(Electrostatic Discharge, ESD) 造成大多數的電子元件或電子系統受到過度電性應力破壞的主要因素。這種破壞會導致半導體元件以及電腦系統等，形成一種永久性的毀壞，因而影響 積體電路的電路功能，而使 得電子產品工作不正常。 多是由於人為因素所形成，電子元件或系統在製造、生產、組裝、測試、存放、搬運等的過程中，靜電會累積在人體、儀器、儲放設備等之中。 加強工作場所對靜電累積的控制，在電子產品中加入具有靜電放電破壞的裝置。可加強積體電路本身對靜電放電的耐受能力上著手，可以解決晶片包裝後，組裝、測試、存放、搬運等所遭遇到大多數靜電放電的問題。 製程的演進 在CMOS積體電路中，隨著量產製程的演進，元件的尺寸縮減到深次微米階段，以增進積體電路(IC)的性能及運算速度，以降低每顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現可靠度的問題。 在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發展出LDD(Lightly-Doped Drain)製程與結構。 為了降低 CMOS元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發展出Silicide製程。 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發展出 Polycide 製程。 更進步的製程中把Silicide 與 Polycide 一起製造，而發展出所謂Salicide 製程。 ESD產生的種類 人體放電模式 (Human-Body Model, HBM) 機器放電模式 (Machine Model, MM) 元件充電模式 (Charged-Device Model, CDM) 電場感應模式 (Field-Induced Model, FIM) 防護電路設計概念 靜電放電防護電路(ESD protection circuits)是積體電路上專門用來做靜電放電防護之用，此靜電放電防護電路提供了ESD電流路徑，以免ESD放電時，靜電電流流入IC內部電路而造成損傷。 人體放電模式(HBM)與機器放電模式(MM)之ESD來自外界，所以ESD防護電路都是做在銲墊PAD的旁邊。因CMOS積體電路的輸入PAD一般都是連接到MOS元件的閘極(gate)，閘極氧化層是容易被ESD所打穿，因此在輸入PAD的旁邊會做一組ESD防護電路來保護輸入級的元件。 在VDD pad與VSS pad的旁邊也要做ESD防護電路，因為VDD與VSS腳之間也可能遭受ESD的放電。 靜電放電在是藉由Input到VSS以及VDD與VSS之間的ESD防護電路來旁通ESD電流。 較差的靜電防護設計 尤其是在 Input pad，其ESD防護電路只安排在Input pad與VSS之間，Input pad到VDD之間沒有安排ESD防護電路，ESD放電發生時，此負的ESD電壓會先經由Input到VSS之間的ESD防護電路跑到VSS電源線上，沿著VSS電源線流向VDD與VSS之間的ESD防護電路，再經由此VDD與VSS之間的ESD防護電路轉到VDD電源線上，最後由VDD pad流出此IC。 靜電放電在是藉由Input到VSS以及VDD與VSS之間的ESD防護電路來旁通ESD電流。有些人做到了Input到VSS之間的ESD防謢電路，卻忘了加上VDD與VSS之間的ESD防護電路，這時在測試之下，積體電路的內部電路常常先被ESD放電電流所損壞，但是在Input pad上的ESD防護電路確毫髮未傷。 靜電電路注意事項 隨著晶片的尺寸越大，整個晶片的VDD與VSS電源線也越拉越長，寄生的電容電阻效應便會顯現出來，當IC的佈局造成電源線的雜散電容電阻效應，這些雜散電阻電容會延遲ESD電流經由VDD與VSS之間的ESD防護電路。這時，來不及渲洩的ESD電流便會藉著電源線的而進入到IC內部電路中，因此IC內部電路更易被此種ESD電流所損傷。因此，會造成異常的ESD損傷現象，也就是在I/O pad上的ESD防護電路都好好的，但內部電路已死得很難看，這種內部損傷是無法從單一輸入腳或輸出腳的變化看得出來的。 元件上的改進方法 LVTSCR LVTSCR(Low -Voltage Triggering SCR，低電壓觸發矽控整流器) 互補式LVTSCR元件的設計 高雜訊免疫力的LVTSCR LVTSCR SCR元件就是P-N-P-N四層半導體結構的組成。這個四層結構也就是導致CMOS Latchup(鎖住效應)問題的相同結構。但在ESD防護能力上，能在最小的佈局面積下，提供最高的ESD防護能力。由於N-well具有較低的摻雜濃度，因此其接面崩潰