清华大学数字逻辑-第3章4.ppt

§3.同步时序电路的设计 设计：文字描述 状态图(状态表) 逻辑图 同步计数器的设计步骤 (典型的同步时序电路) 写出计数器状态图或状态表 选定触发器，求控制函数(用卡诺图、激励表) 判断能否自启动，修改设计 画逻辑图 同步时序电路的设计步骤 (自学解决) 形成原始状态图和状态表 状态化简与状态分配 求控制函数和输出函数 画逻辑图 (由特殊(计数器) 到一般的学习方法) 同步二进制计数器的设计 计数器的设计考虑 快速进位逻辑 Load（并行预置数功能） 扩展（组成多位计数器时,低位计满高位才计数） 清零方式（同步？/异步？） 核心问题是进位逻辑的设计，再扩充其它功能。 例题：分别用J-K和D触发器实现4位二进制计数器. 第一步:写状态表, 4位二进制共有16个状态(见下表) 第二步:选触发器，求控制函数表达式 1 直接从状态表上观察分析得到控制函数表达式 2 用激励表、卡诺图化简得到控制函数表达式 第三步：画逻辑图 4位二进制计数器的状态转换表 观察分析求J-K触发器的表达式 用状态表和卡诺图化简求D触发器表达式 用状态表和卡诺图化简求D触发器表达式 用状态表和卡诺图化简求JK触发器表达式 用状态表和卡诺图化简求JK触发器表达式 D触发器实现的4位二进制计数器进位逻辑 二进制计数器波形图 例题：分别用J-K和D触发器实现十进制计数器 用D触发器设计十进制计数器 用D触发器设计十进制计数器 判断十进制计数器能否自启动 由于用4位触发器组成十进制计数器存在6个自由状态, 需要判断如果进入这6个状态时能否自动进入工作循环. 例题：可逆计数器设计 状态表和JK激励表达式 用J-K触发器实现的三位二进制可逆计数器 常见中规模集成电路计数器典型器件 常见中规模集成电路计数器典型器件 器件型号 触发器 计数类型 清零方式 工作频率 74160 J-K 十进制 异步 25Mhz 74161 J-K 二进制 异步 25Mhz 74162 J-K 十进制 同步 25Mhz 74163 J-K 二进制 同步 25Mhz (上述四类还有74LS系列，功耗由305mw 降低到 95 mw) (74160A, 74161A, 74162A, 74163A是D触发器结构，参数相同) 74S162 D 十进制 同步清零 40Mhz，(功耗: 475mw) 74S163 D 二进制 同步清零 40Mhz， (功耗: 475mw) 74’168 D 十进制可逆 单时钟 35Mhz 74’169 D 二进制可逆 单时钟 35Mhz 74’190 J-K 十进制可逆 单时钟 25Mhz 74’191 J-K 二进制可逆 单时钟 25Mhz 74’192 T 十进制可逆 双时钟 25Mhz 74’193 T 二进制可逆 双时钟 25Mhz 常见中规模集成电路计数器典型器件 计数器的清零方式 利用计数器清零功能组成其它计数器 例：用16进制实现10进制计数器（置零法） 利用计数器置数功能组成其它计数器 例：用10进制实现6进制计数器 （置数法） 计数器的扩展 扩展的目的：增加计数器位数 2片4位二进制? 扩成8位二进制 2片十进制? 扩成百进制 扩展的规则： 低位片未计满，则高位片不能计数 低位片记满后来CK，两片一起计数 扩展的方法：设置标志位RC (Ripple Carry) 二进制计数器RC=QAQBQCQD 十进制计数器RC=QAQBQCQD 允许（禁止）端： T (Trickle) 串行控制 P (Parallel) 并行控制 计数器的扩展 计数器的自启动设计 计数器的自启动设计 计数器的自启动设计 计数器的自启动设计 计数器小结: 快速进位逻辑是基础,并行预置数、清零方式、进位扩展是集成计数器的基本功能 常见的计数器：任意进制，循环码，环形 要求：会设计同步计数器（异步不要求） 会判断自启动，并修改逻辑能自启动 会使用中