一种高效的Verilog预处理工具的实现.pdfVIP

第7卷第5期 江 南 大 学 学报 (自然 科 学版) Vol_7 No．5 2oo8年 l0月 JournaIofJiangnanUniVersity(NaturalScienceEdition) 0ct． 2008 文章编号：1671—7147(2oo8)05一o573—06 一 种高效的Veril0g预处理工具的实现 蒋 辉， 张宇弘 (浙江大学超大规模集成电路设计研究所，浙江 杭州 3l0O27) 摘 要：使用Perl语言，采用面向对象的编程(O0P)方法，讨论了一种Verilog预处理工具的设计． 这种设计，使该预处理工具能支持多进程预处理，允许同时处理多个文件 ，从而提高了预处理的效 率．本设计由多个函数构成，并且采用Package形式对预处理工具进行封装，外界环境通过调用 Package里面的函数进行预处理，以及间接访 问Package的内部数据结构．实验结果表明，该预处理 工具能完全实现Verilog预处理的功能，与非OOP设计的预处理工具比较，O0P方法明显提高了预 处理工具的效率． 关键词：编译预处理；包；Veril0g硬件描述语言；类；面向对象的编程 中图分类号：TP312 文献标识码 ：A EffectiVeW ay0fImplementati0n 0fVerilOgPrepr0cessingT00l JIANGHui，ZHANGYu—hong (Institute0fVLSIDesign，ZhejiangUniversity，Hangzhou310o14，China) Abstract：ThispaperpresentsaVeril0gpreprocessingt001implementedinOOPmethod0l0gywhich iswritten in Perl language． The OOP method0l0gy enablesthe prepr0cessing t0olsupporting multi—threadswhichcouldprocessmultiplefilesatthesametimeand improvestheeffliciency．The designwrapsallthefulncti0nsintoapackageandtheenVironmentcanpreprocesstheVerilogfilesby usingthesefulnctionsaswellasusingtheinternaldatastructureindirectly．Theresultofexperiment showsthatthisprepr0cessingtoolcanfIlllyimplementthefulncti0nofVeril0gprepr0cessing，andthe 0OPmethodologycanhighlyimprovetheef_ficiencyofprepr0cessingc0mparedwiththemeth0dol0gy with0utO0P． KeywOrds：prepr0cess；package；Veril0g；class；0OP VerilogHDL是 目前应用广泛的一种硬件描述 VerilogIEEE 1364—1995，发展到 了 Veril0gIEEE 语言，它采用形式化方法来描述数字电路和系统． 1364-20o1． 设计者可以利用这种语言进行T0p—down的设计，逐 VerilogHDL语言和C语言一样 ，提供了编译预 层描述 自己的设计思想，然后由一系列各种层次的 处理的功能．在Verilog语言中，为了和一般的语言 模块来构成复杂的数字系统．Verilog的标准已由 区别，预处理命令以符号 “开头．预处理命令的有 收稿 日期 ：2007一l0—22； 修订