ARM寻址方式及指令系统题库.ppt

ARM的状态寄存器CPSR中的状态控制位T-bit（位[5]）决定了当前处理器的运行状态，因此，可以通过MSR和MRS指令来直接修改CPSR的状态位，也能够改变处理器运行状态 但由于ARM采用多级流水线的结构，这样做会造成流水线上预取指令的执行错误，而如果用BX指令，则不会出现这样的问题 下面是一段直接进行状态切换的例程。 ；从ARM状态开始 CODE32 ;表明以下是ARM指令 ADR R0, Into_Thumb+1; 得到目标地址，末位置1， ; 表示转移到Thumb BX R0 ;转向Thumb …… ;执行其它代码 CODE16 ;表明以下是Thumb指令 Into_Thumb : ;Thumb代码 ADR R5, Back_to_ARM ;得到目标地址，末位缺省为0， ; 转移到ARM BX R5 ;转向ARM …… ;执行其它代码 CODE32 ;表明以下是ARM指令 Back_to_ARM: ;ARM代码段起始地址 §3.3.5 异常中断产生指令 异常中断指令可以分为一下两种： 软件中断指令（SWI） 断点指令（BKPT—仅用于v5T体系） 软件中断指令SWI用于产生SWI异常中断，用来实现在用户模式下对操作系统中特权模式的程序的调用；断点中断指令BKPT主要用于产生软件断点，供调试程序用。 （一）SWI SWI（SoftWare Interrupt）代表“软件中断”，用于用户调用操作系统的系统例程，常称为“监控调用”。它将处理器置于监控（SVC）模式，从地址0x08开始执行指令。其二进制编码如下： SWI指令用于产生软件中断，以便用户程序能调用操作系统的系统例程。操作系统在SWI的异常处理程序中提供相应的系统服务，指令中24位的立即数指定用户程序调用系统例程的类型，相关参数通过通用寄存器传递。 当指令中24位的立即数被忽略时，用户程序调用系统例程的类型由通用寄存器R0的内容决定，同时，参数通过其他通用寄存器传递。 例如： MOV R0, #’A’ ;将’A’调入到R0中… … SWI SWI_WriteC ;……打印它 如果条件通过，则指令使用标准的ARM异常入口程序进入监控（SVC）程序（管理模式），这时处理器的行为是： 将SWI后面指令的地址保存到R14_svc 。 将CPSR保存到SPSR_svc 。 进入监控模式，将CPSR[4：0]设置为0b10011和将CPSR[7]设置为1，以便禁止IRQ（但不是FIQ）。 将PC设置为0x08，并且从这里开始执行指令。 汇编格式如下： SWI {cond} 24位立即数 （二）断点指令（BKPT—仅用于v5T体系） 断点指令用于软件调试；它使处理器停止执行正常指令（使处理器中止预取指）而进入相应的调试程序。其二进制编码如下： 汇编格式如下： BKPT { immed_16} 注：immed_16为表达式，其值为0～65536，该立即数被调试软件用来保存额外的端点信息。另外，该指令是无条件的。并且V5T体系结构的微处理器才支持BKPT。 举例： BKPT ； BKPT 0xF02C ; （三）前导0计数 前导0计数（CLZ—仅用于V5T体系）用来实现数字归一化。其二进制编码如下： 说明：本指令将Rd设置为Rm中为1的最高有效位的位置数，即对Rm中的前导0的个数进行计数，并将计数结果放到Rd中。 汇编格式如下： CLZ { cond}Rd,Rm 注:Rd不允许是R15（PC）。 举例： MOV R2,#0x17F00 CLZ R3,R2 ; R3=15 §3.3.6 协处理器指令 ARM支持16个协处理器，用于各种协处理器操作，最常使用的协处理器是用于控制片上功能的系统协处理器，例如控制ARM720上的高速缓存和存储器管理单元等，也开发了浮点ARM协处理器，还可以开发专用的协处理器。 当一个协处理器硬件不能