原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
太原理工大学EDA实验报告-2位十进制加法器
实验报告课程名称：EDA技术与FPGA应用设计课设题目： 2位十进制计数器实验地点：信息学院楼CPLD实验室专业班级：学 号：学生姓名：指导教师：张文爱2016 年4月1日实验二 2位十进制计数器实验目的1．熟悉ispDesignEXPERT System、QuartusII的原理图设计流程的全过程。2．学习简单时序电路的设计方法。 3．学习EDA设计的仿真和硬件测试方法。实验原理2位十进制计数器参考原理图如图1所示，也可以采用其他元件实现。图1.用74LS390设计一个有时钟使能的2位十进制计数器实验任务 （1）设计2位十进制计数器电路。 （2）在EDA环境中输入原理图。 （3）对计数器进行仿真分析、引脚锁定、硬件测试。实验步骤1、设计电路原理图设计含有时钟使能及进位扩展输出的十进制计数器。可以选用双十进制计数器74LS390或者十进制计数器74LS160和其他一些辅助元件来完成。计数器电路的实现。绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式。若将一根细线变成一粗线显示的总线，可以先单机使其变红，再选Option选项中的Line Style；若在某线上加信号标号，也应该点击该线某处使其变成红色，然后键入标号名称，标有相同标号的线段可视为连接线段，不必直接连接。总线可以以标号方式进行连接。3、编程测试。实验结果图2.用74LS390设计一个有时钟使能的2位十进制计数器实验感想 通过本次实验学会了简单时序电路的设计方法。学会了使用QuartusII软件调用元器件库进行原理图设计的方法和设计流程。这次实验让我学会了用FPGA设计电路并且学会了FPGA的设计过程和实现方法。提高了动手能力，加深了对所学知识的理解。这次EDA实验，提高了动手能力，加深了对所学知识的理解。
文档评论（0）