十信号完整性分析.pptVIP

第10章 信号完整性分析 10.1 信号完整性简介 10.2 Protel所提供的信号完整性分析 10.3 使用Protel进行信号完整性分析 信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。 源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。 信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于欠阻尼状态，而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振铃和环绕振荡同反射一样也是由多种因素引起的，振铃可以通过适当的端接予以减小，但是不可能完全消除。 在一个已有的PCB板上分析和发现信号完整性问题是一件非常困难的事情，即使找到了问题，在一个已成形的板上实施有效的解决办法也会花费大量时间和费用。那么，我们就期望能够在物理设计完成之前查找、发现并在电路设计过程中消除或减小信号完整性问题，这就是EDA工具需要完成的任务。先进的EDA信号完整性工具可以仿真实际物理设计中的各种参数，对电路中的信号完整性问题进行深入细致的分析。 新一代的EDA信号完整性工具主要包括布线前/布线后SI分析工具和系统级SI工具等。使用布线前SI分析工具可以根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键线网的端接策略。 10.2 DXP的信号完整性分析 在DXP设计环境下，既可以在原理图又可以在PCB编辑器内实现信号完整性分析，并且能以波形的方式在图形界面下给出反射和串扰的分析结果。 Protel具有布局前和布局后信号完整性分析功能，采用成熟的传输线计算方法，以及I/O缓冲宏模型进行仿真。基于快速反射和串扰模型，信号完整性分析器能够产生准确的仿真结果。 布局前的信号完整性分析允许用户在原理图环境下，对电路潜在的信号完整性问题进行分析，如阻抗不匹配等因素。但对于串扰，在原理图环境下不能进行分析，因为布局路由尚未建立。 更全面的信号完整性分析是在PCB环境下完成的，它不仅能对反射和串扰以图形的方式进行分析，而且还能利用规则检查发现信号完整性问题，Protel能提供一些有效的终端选项，来帮助选择最好的解决方案。 下面介绍如何使用Protel2004DXP进行信号完整性分析： 不论是在PCB或是在原理图环境下，进行信号完整性分析，设计文件必须在工程项目当中，如果设计文件是作为Free Document出现的，则不能运行信号完整性分析。 本章主要介绍在PCB编辑环境下进行信号完整性分析。 为了得到精确的结果，在运行信号完整性分析之前需要完成以下步骤： 1、电路中需要至少一块集成电路，因为集成电路的管脚可以作为激励源输出到被分析的网络上。像电阻、电容、电感等被动元件，如果没有源的驱动，是无法给出仿真结果的。 2、针对每个元件的信号完整性模型必须正确。 3、在规则中必须设定电源网络和地网络，具体操作见后。 4、设定激励源。 5、用于PCB的层堆栈必须设置正确，电源平面必须连续，分割电源平面将无法得到正确分析结果，另外，要正确设置所有层的厚度。 10.3 实例演示 在Protel2004DXP设计环境下，选择文件?打开，选择安装目录下 Altium2004\Examples\Reference Design\4 Port Serial Interface\4 Port Serial Interface.Prjpcb，进入PCB编辑环境，如下图所示。 选择设计?层堆栈管理器，配置好相应的层后，选择阻抗计算，配置板材的相应参数如图所示，本例中为缺省值。 选择设计?规则选项，在Signal Integrity一栏设置相应的参数，如下图所示。首先设置Signal Stimulus（信号激励），右键点击Signal Stimulus，选择新键规则，在新出现的Signal Stimulus界面下设置相应的参数，本例为缺省值。 接下来设置电源和地网络，右键点击Supply Net，选择新键规则，在新出现的Supplynets界面下，将Voltage设置为0。如图所示，按相同方法再添加Rule，将Vo