四存储器系统.pptVIP

线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信号为“0”时，就选中与之对应的存储芯片。特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。 部分译码法是对高位地址线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。 * * * * * * * * * * * * * * * 与8086 CPU相连的是用两个512KB的存储体，分别称为低位存储体和高位存储体： (1) 偶数存储体与8086的D0～D7相连。 (2) 奇数存储体与8086中D8～D15相连。 (3) A1～A19用来同时访问两个存储体的字节单元。 (4) A0和BHE(高8位数据总线允许)信号用来选择存储体。 3、 16位CPU与存储器接口 4.5 高速缓冲存储器Cache 一、 Cache-主存存储结构 主存和CPU之间设置高速缓冲存储器Cache，把正在执行的指令代码单元附近的一部分指令代码或数据从主存装入Cache中，供CPU在一段时间内使用。 Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高； Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多 二、 Cache-主存存储结构的命中率 命中率指CPU所要访问的信息在Cache中的比率，相应地将所要访问的信息不在Cache中的比率称为失效率。 Cache的命中率除了与Cache的容量有关外，还与地址映象的方式有关。 Cache存储器容量主要有256KB和512KB等。这些大容量的Cache存储器，使CPU访问Cache的命中率高达90％至99％，大大提高了CPU访问数据的速度，提高了系统的性能。 三、 两级Cache-主存存储结构 CPU内部的Cache与主机板上的Cache就形成两级Cache结构。 CPU工作时，首先在第一级Cache(微处理器内的Cache)中查找数据，如果找不到，则在第二级Cache(主机板上的Cache)中查找，若数据在第二级Cache中，Cache控制器在传输据的同时，修改第一级Cache；如果数据既不在第一级Cache也不在第二级Cache中，Cache控制器则从主存中获取数据，同时将数据提供给CPU并修改两级Cache。两级Cache结构，提高了命中率，加快了处理速度，使CPU对Cache的操作命中率高达98％以上。 四、 Cache的基本操作 1．读操作 产生的主存地址：一种是需要的数据已在Cache存储器中，另一种是所需要的数据尚未装入Cache存储器，CPU在从主存读取信息的同时，由Cache替换部件把该地址所在的那块存储内容从主存拷贝到Cache中。Cache存储器中保存字块是主存相应字块的副本。 2．写操作 产生的主存地址两种情形其一，命中时，不但要把新的内容写入Cache存储器中，必须同时写入主存，使主存和Cache内容同时修改，保证主存和副本内容一致，这种方法称写直达法或称通过式写其二，未命中时，许多微机系统只向主存写入信息，而不必同时把这个地址单元所在的主存中的整块内容调入Cache存储器。 五、 替换策略 1．先进先出(FIFO) 策略 FIFO（First In First Out）策略总是把一组中最先调入Cache存储器的字块替换出去，它不需要随时记录各个字块的使用情况，所以实现容易，开销小。 2．近期最少使用(LRU) 策略 LRU(Least Recently Used) 策略是把一组中近期最少使用的字块替换出去，这种替换策略需随时记录Cache存储器中各个字块的使用情况，以便确定哪个 字块是近期最少使用的字块。LRU替换策略的平均命中率比FIFO要高，并且当分组容量加大时，能提高该替换策略的命中率。 六、Cache与主存的一致性 贯穿式读出式 旁路读出式 写穿式 回写式 * * * * * * * * * * * * * * * 3 典型的EPROM芯片 Intel 27C256 三、电可擦除可编程序的EPPROM EPPROM擦除可以按字节进行（不像EPROM，擦除时把整个芯片的内容全变成“1”）。字节的编程和擦除只需要1ms，不需特殊装置，可以进行在线的编程写入。 1、典型芯片28C64 2、 快擦型存储器(Flash Memory) 快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理