免费FPGA下载方式AS与JTAG详解.doc

有些人对于FPGA下JTAG的下载方式有些迷惑，为什么出现配置芯片了，为什么要用不同的下载电缆，不同的下载模式?通过在网上查阅相关资料做了总结和整理如下：?1 FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。AS模式(active serial configuration mode):FPGA器件每次上电时作为控制器，由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程配置数据通过DATA0引脚送入?FPGA，配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。PS模式(passive serial configuration mode)：则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，EPCS作为控制器件，把FPGA当作存储器，把数据写人到FPGA中，实现对FPGA的编程。该模式可以实现对FPGA在线可编程。在下载配置的时候对于Cyclone II的器件，如EP2C8，在JTAG下载方式对应.sof，AS下载方式对应.pof。JTAG：JTAG是直接烧到FPGA里面的?由于是SRAM??断电后要重烧，AS是烧到FPGA的配置芯片里保存的?每次上电就写到FPGA里。一般情况下，Cyclone II开发板上应该有两种下载模式，AS和JTAG。AS就是下载.pof文件到EPCS中。而JTAG就是下载.sof文件到FPGA中的RAM中。关于JTAG的原理，大家可以参考OPEN-JTAG?开发小组写的《ARM JTAG?调试原理》。JTAG、BDM?都比较类似，实际上是将仿真功能嵌入到芯片内部，接上比较简单的调试工具就可以进行开发了，省掉了高价的仿真器。JTAG?调试用到了?TCK、TMS、TDI、TDO?和?TRST这几个脚。其中?TRST?是用来对TAP? HYPERLINK /controller-p.htm \o controller PDF资料和全国供应商 \t _blank controller进行复位的，它不是必须的。通过在?TMS脚也可以使?TAP? HYPERLINK /controller-p.htm \o controller PDF资料和全国供应商 \t _blank controller复位。Test Clock Input (TCK)TCK为?TAP的操作提供了一个独立的、基本的时钟信号，TAP?的所有操作都是通过这个时钟信号来驱动的。TCK在?IEEE 1149.1?标准里是强制要求的。Test Mode Selection Input (TMS)TMS信号用来控制?TAP状态机的转换。通过?TMS信号，可以控制?TAP在不同的状态间相互转换。TMS信号在?TCK的上升沿有效。TMS在?IEEE 1149.1?标准里是强制要求的。Test Data Input (TDI)TDI?是数据输入的接口。所有要输入到特定寄存器的数据都是通过?TDI?接口一位一位串行输入的（由?TCK驱动）。TDI在?IEEE 1149.1?标准里是强制要求的。Test Data? HYPERLINK /Output-p.htm \o Output PDF资料和全国供应商 \t _blank Output?(TDO)TDO?是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过?TDO?接口一位一位串行输出的（由?TCK驱动）。TDO在?IEEE 1149.1标准里是强制要求的。Test Reset Input (TRST)TRST?可以用来对?TAP? HYPERLINK /Controller-p.htm \o Controller PDF资料和全国供应商 \t _blank Controller?进行复位（初始化）。不过这个信号接口在?IEEE 1149.1标准里是可选的，并不是强制要求的。因为通过TMS也可以对?TAP? HYPERLINK /Controller-p.htm \o Controller PDF资料和全国供应商 \t _blank Controller进行复位（初始化）。FPGA在正常工作时，它的配置数据存储在SRAM中，加电时须重新下载。在实验系统中，通常用计算机或控制器进行调试，因此可以使用PS。在实用系统中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外围专用存储芯片中获得配置数据，而此芯片中FPGA配置信息是用普通编程器将设计所得的.pof格式的文件烧录进去。专用配置器件：EPC型号的存储器常用配置器件：EPC1，EPC2，EPC4，EPC8，EP