0.13μm逻辑平台自对准工艺新型器件的优化 A New MOSFET Structure with Self-Aligned Polysilicon Source and Drain Electrodes on a 0.13μm Logic Platform.pdfVIP

下载本文档

5
0
约9.6千字
约 4页
2017-08-03 发布于上海
举报
版权申诉

0.13μm逻辑平台自对准工艺新型器件的优化 A New MOSFET Structure with Self-Aligned Polysilicon Source and Drain Electrodes on a 0.13μm Logic Platform.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第13卷第12期电　子　与　封　装第13卷，第12期总第128期 Vol.13 ，No.12 ELECTRONICS PACKAGING 2013年12月 0.13 μm逻辑平台自对准工艺新型器件的优化黄　晨, 吕瑞霖, 范建国, 李　由（中芯国际集成电路制造（上海）有限公司，上海201203 ）摘　要：增加一层多晶硅的自对准工艺已经被验证在0.5 μm 以上的逻辑工艺平台有效降低50%金属氧化物半导体场效应管的面积。然而随着栅极尺寸的不断缩小，自对准工艺的器件结构发生了变化，其器件的不均匀性效应越来越高地被凸现出来。文章将以0.13 μm 的逻辑工艺为例，阐述了工艺中的器件不均匀性效应以及通过调整多晶硅的制程参数（温度）的方式予以解决的实例。关键词：金属氧化物半导体场效应管；多晶硅；器件中图分类号：TN386.1 　文献标识码：A　　文章编号：1681-1070 （2013 ）12-0035-04 A New MOSFET Structure with Self-Aligned Polysilicon Source and Drain Electrodes on a 0.13 μm Logic Platform HUANG Chen, LV Juilin, FAN Jianguo, LI You （Semiconductor Manufacturing International Corporation, Shanghai 201203, China ） Abstract: The self-aligned polysilicon approach with a second layer of polysilicon is demonstrated to decrease the effective MOSFET area comparing to the conventional device at the same design rule when the gate dimension is larger than 0.5μm. When the channel length scales down the self-aligned technique encounters challenges on the existing MOS transistor structure. This paper presents the experimental study on the new MOSFET structure as well as the process fabrication procedure. The comparable device performance to the typical 0.13μm logic technology is achieved with 50% MOSFET size smaller. Key words: MOSFET; polysilicon; device [1] 电极自动对准到栅极。 1 引言本文延展自对准工艺在0.13 μm 的逻辑工艺上实现。随着晶体管栅极尺寸的缩小到0.13 μm ，根据摩尔定律集成电路上所能容纳的