0.18μm CMOS 3.1-10.6GHz超宽带低噪声放大器设计 Design of an ultra-wideband low noise amplifier in a 0.18-μm CMOS.pdfVIP

第12卷第1期 电路与系统学报 V01．12No．1 JOURNAL ANDSYSTEMS 2007年2月 0FCIRCUITS February，2007 文章编号：1007-0249(2007)01—0044一04 0．1 CMOS3．1—1 8．“m 0．6GHz超宽带低噪声放大器设计‘ 华明清， 王志功， 李智群 (东南大学射频与光电集成电路研究所，江苏南京210096) 带低噪声放大器仿真结果相比较，本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。 。 关键词，超宽带；低噪声放大器；cM0s 中图分类号。TN772 文献标识码：A 1 引言 源，引起了全球性的研究热潮。超宽带技术可以提供低功耗、低成本、低干扰、高数据速率的服务， 意味着该技术将在无线电话会议、无线投影和多媒体下载等实际应用中有着广阔的市场前景。cMOs 工艺具有集成度高、成本低和功耗低的优点，但是采用CMOS工艺实现高性能的超宽带低噪声放大器 还是一个全新的研究课题。本文给出了一种基于O．18一umCMOS工艺的超宽带低噪声放大器结构，与 器结构的输入端并联一个阻值合适的电阻，以牺牲少量噪声性能的代价获得工作带宽大、输入匹配电 路电感数量少的优势。由于CMOS工艺中在片电感Q值低，占用面积大，故减少输入端匹配电感个 数对于减小芯片面积和提高电路性能具有积极意义。 2 电路设计 低噪声放大器电路结构可以分成三个模块：输入匹配网络、放大器和输出驱动。设计时可以针对 每一个模块分别进行优化。输入匹配网络的优化目标是在不引入额外热噪声的前提下使得输入端口反 射。最小化。放大器的优化目标是保证增益大、噪声系数低和功耗小的同时提供一个有利于实现宽 带匹配的输入阻抗。输出驱动的优化目标是保证输出阻抗为50Q，以便于测试。 的米勒电容效应。这样可以保证输入输出端有良好的隔离度，并且放松了输入端宽带匹配的约束条件。 栅管联结构噪声性能的分析，假定其噪声性能主要取决于Ml(合理选择M1和 M2的栅宽总能保证这一假定的合理性)。噪声系数F的定义为： r， 总输出噪声功率 ，，、 厶辛 1 、～ 信号源内阻产生的输出噪声功率 ～确匕M。 设Ml内部噪声功率在输出端之值为R。，功率增益为G。信号源内阻为Rs 。蹲(一般情况为50Q)，其噪声功率为4尼豫。4厂。 则根据定义其相应的噪声系数为： 耻¨志 (2) 2005一12—3l +收藕日期t 修订日期：2006-02—28 万方数据 第1期 CMOS3．1—10．6GHz超宽带低噪声放大器设计 45 华明清等：0．18．“m 增加M1的跨导gm可以有效地减小P。。【l】，从而减小FMl。对短沟道器件M1而言： g。；磐z华彬％ (3) 其中易，％分别为M1的漏极直流电流和栅源极间直流偏置电压；∥。为电子迁移率，C0，为单位面积 的栅氧化层电容，B。，为沟道电子漂移速度达到饱和时的电场强度，三者均可近似为确定的常数；因 此增加M1跨导舫的唯一途径是加大其栅宽％。