CDMA2000基站时钟同步系统及电路 CDMA2000 BTS Clock Synchronization System and Circuits.pdfVIP

基金项目论文 !# 年第! 期 FFOOUUNNDDAATTIIOONN SSUUPPPPOORRTTEEDD PPRROOJJEECCTT 文章编号：100 1 - 893X（2006 ）02 - 0025 - 04 CDMA2000 基站时钟同步系统及电路* !， ! ! ! 刘春平 ，龚向东 ，刘承香 ，阮双琛 （1. 深圳大学 工程技术学院，广东深圳518060 ；2 . 重庆大学 通信测控研究所，重庆400044 ） 摘 要：CDMA2000 基站以GPS/ GLONASS 标准秒信号作为整个系统的时钟同步基准，采用一种 PLL（锁相环）+ DDS（直接数字频率合成器）+ PLL 的结构实现。引入了时钟同步系统的总体方案， 着重介绍了由AD9851 和LMX2306 构成的后级DDS + PLL 的电路设计和参数设置。根据实验结果 对该方案的稳定性和适用性进行了分析。 关键词：CDMA2000 系统；基站；时钟同步；锁相环；恒温晶振；电路 中图分类号： TN929. 5 文献标识码：A CDMA2000 BTS Clock Synchronization System and Circuits LI U Chun -p ing 1，2 ，GONG Xiang - dong 1 ， LI U Cheng - xiang 1 ，R UAN Shuang - chen1 （1. Schooi of Engineering and Technoiogy ，Shenzhen University ，Shenzhen 518060 ，China ；2. Institute of Communication Tracking Teiemetry Command ，Chongging University ，Chongging 400044 ，China ） Abstract ：The PPS received by GPS/ GLONASS is regarded as the reference of CDMA2000 BTS. A PLL + DDS + PLL impiementation is adopted. After the whoie scheme is presented ，the circuit design and param- eter setting of DDS + PLL are emphasized. Finaiiy the stabiiity and appiicabiiity are anaiyzed according to the experimentai data. Key words ：CDMA2000 system ；BTS ；ciock synchronization ；PLL ；OCXO ；circuit 考频率，采用软件算法配合硬件锁相生成控制电压， 1 系统时钟同步方案 控制恒温晶振（OCXO ）的振荡频率，产生10 MHz 信 CDMA2000 基站（BTS ）时钟同步系统主要向其 号；第二级包括2 个锁相环，分别产生32f 和50f