80x86微处理器 微机的原理.ppt

教学内容 ;学习要求 ;第3章 80x86微处理器 ;3.1 80x86微处理器简介 ;表3.1 80x86系列微处理器概况 ;集成度——CPU芯片中所包含的晶体管数。 主频——芯片所使用的主时钟频率，它直接影响计算机的运行速度。 数据总线——计算机中各个组成部件间进行数据传送时的公共通道，“内数据总线宽度”是指CPU芯片内部数据传送的宽度（位数），“外数据总线宽度”是指CPU与外部交换数据时的数据宽度，显然，数据总线位数越多，数据交换的速度就越快。 ;地址总线——在对存储器或I/O端口进行访问时，传送?由CPU提供的要访问的存储单元或I/O端口的地址信息的总线，其宽度决定了处理器能直接访问的主存容量大小。如8086有20根地址线，使用这20根地址线上不同地址信息的组合，可直接对220=1M个存储单元进行访问；Pentium II有36根地址线，因此它可直接寻址的最大地址范围为236=64G。 ; 高速缓冲存储器Cache 的使用，大大减少了CPU读取指令和操作数所需的时间，使CPU的执行速度显著提高。为了满足微型计算机对存储器系统高速度、大容量、低成本的要求，目前，微型计算机系统采用如图3.1所示的三级存储器组织结构，即由高速缓冲存储器Cache、主存和外存组成。 ;高速缓冲存储器 （Cache） ;主存 ——当前正在执行的程序或要使用的数据必须从外存调入主存后才能被CPU读取并执行，主存容量通常为MB级； 外存——当前没有使用的程序可存入外存，外存的容量通常很大，可达GB甚至TB级； Cache（高速缓冲存储器）——最大特点是存取速度快，但容量较小，通常为KB级，将当前使用频率较高的程序和数据通过一定的替换机制从主存放入Cache，CPU在取指令或读取操作数时，同时对Cache和主存进行访问，如果Cache命中，则终止对主存的访问，直接从Cache中将指令或数据送CPU处理，由于Cache的速度比主存快得多。 Cache的使用大大提高了CPU读取指令或数据的速度。 ;3.2 8086/8088微处理器 ;3.2.1 8086/8088内部结构 从功能上讲，8086CPU内部结构可分为两个独立的部分, 并行重叠操作。;图3.2 8086CPU内部结构框图 ;3.2.1 8086/8088内部结构 一．总线接口单元BIU 总线接口单元BIU的任务： ① 读指令——指令队列出现空字节(8088 1个空字节，8086 2个空字节)时，从内存取出后续指令。BIU取指令时，并不影响EU的执行，两者并行工作，大大提高了CPU的执行速度。 ② 读操作数——EU需要从内存或外设端口读取操作数时，根据EU给出的地址从内存或外设端口读取数据供EU使用。 ③ 写操作数——EU的运算结果、数据或控制命令等由BIU送往指定的内存单元或外设端口。;总线接口单元（BIU）的组成 1、4个16位段寄存器：代码段寄存器CS(Code Segment)、数据段寄存器DS(Data Segment)、堆栈段寄存器SS(Stack Segment)和附加数据段寄存器ES(Extra Segment)； 2、一个16位的指令指针寄存器IP(Instruction Pointer); 3、一个20位地址加法器； 4、6字节指令队列缓冲器； 5、一个与EU通讯的内部寄存器以及总线控制电路等。 ; 1. 指令队列缓冲器 8086的指令队列有6个字节，8088的指令队列有4个字节。对8086而言，当指令队列出现2个空字节，对8088而言，指令队列出现1个空字节时，BIU就自动执行一次取指令周期，将下一条要执行的指令从内存单元读入指令队列。它们采用“先进先出”原则，按顺序存放，并按顺序取到EU中去执行。 指令队列的引入使得EU和BIU可并行工作，即BIU在读指令时，并不影响EU单元执行指令，EU单元可以连续不断地直接从指令队列中取到要执行的指令代码，从而减少了CPU为取指令而等待的时间，提高了CPU的利用率，加快了整机的运行速度。 ; 2．20位地址加法器 8086/8088CPU在对存储单元进行访问以读取指令或读/写操作数时，必须在地址总线上提供20位的地址信息，以便选中对应的存储单元。那么，CPU是如何产生20位地址的呢？ CPU提供的用来对存储单元进行访问的20位地址是由BIU中的地址加法器产生的。 ; 存储器中每个存储单元的地址可有以下两种表示方式： 逻辑地址：其表达形式为“段地址：段内偏移地址”。段内偏移地址又称为“有效地址EA(Effective Addres