quartusII软件入门.ppt

5、设计下载: ③下载：单击下载标符Start按钮，即进入对目标器件FPGA的配置下载操作。当Progress显示出100%，以及在底部的处理栏中出现“Configuration Succeeded”时，表示编程成功。注意，如果必要，可再次单击Start按钮，直至编程成功。 ④硬件测试：软件下载成功后，测试已完成电路是否符合设计要求。 QuartusⅡ设计流程 设置引脚：为了能对此全加器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。 选择Tools菜单中的Assignments项，即进入如图所示的Assignment Editor编辑器窗。在Category栏中选择Pin，或直接单击右上侧的Pin按钮。 QuartusⅡ设计流程 双击To栏的new，在出现的如图所示的下拉栏中分别选择本工程要锁定的端口信号名；然后双击对应的Location栏的new，在出现的下拉栏中选择对应端口信号名的器件引脚号，如对应ain,选择8脚。 QuartusⅡ设计流程 关于FPGA/CPLD器件的配置 当在Quartus Ⅱ中完成设计后，就应当将所设计的电路下载到CPLD芯片中，结合用户系统进行统一的调试。 CPLD/FPGA编程下载的方式较多，分为： 按计算机的接口可分为：串口下载（BitBlaster或MasterBlaster）、并口下载（ByteBlaster）、USB接口下载（MasterBlaster或APU）等方式。 按器件可分为：CPLD编程（MAX 3000、MAX 5000、MAX 7000、MAX 9000），FPGA下载（FLEX 6000、FLEX 8000、FLEX 10K、ACEX 1K、APEX 20K、Cyclone系列、Stratix系列），存储器编程EPC1、EPC2等。 针对CPLD器件不同的内部结构，Altera公司提供了不同的器件配置方式。Altera可编程逻辑器件的配置可通过编程器、JATG接口在线编程及Altera在线配置三种方式进行。 Altera器件编程的连接硬件包括ByteBlaster并口下载电缆，ByteBlasterMV并口下载电缆，MasterBlaster串行/USB 通信电缆，BitBlaster串口下载电缆。Altera公司提供的EPC1、EPC2、EPC16和EPC1441等PROM配置芯片。 关于FPGA/CPLD器件的配置 ByteBlaster 并口下载电缆连接示意图 下载模式 ByteBlaster并口下载电缆提供两种下载模式： （1）被动串行模式（PS模式）——用于配置FLEX 10K、FLEX 8000和FLEX 6000器件； （2）JTAG模式——具有工业标准的JTAG边界扫描测试电路（符合IEEE 1149.1：1990标准），用于配置FLEX 10K或对MAX 9000、MAX 7000S和MAX 7000A器件进行编程。 Quartus Ⅱ是一个完全集成化的PLD设计工具，同时还支持SOPC设计开发。 QuartusⅡ软件入门 * 本课程要学习的PLD设计EDA工具软件 Quartus Ⅱ 美国Altera公司自行设计的第四代PLD开发软件 可以完成PLD的设计输入、逻辑综合、布局与布线、仿真、时序分析、器件编程的全过程 同时还支持SOPC（可编程片上系统）设计开发 QuartusⅡ简介 QuartusⅡ提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能够支持逻辑门数在千万门以上的逻辑器件的开发，并且为第三方工具提供了无缝接口。QuartusⅡ支持的器件有：最新的Stratix系列、 Cyclone系列、MAX V、MAX Ⅱ、Mercury、MAX3000A、MAX 7000B、MAX 7000S、MAX 7000AE、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、APEX Ⅱ、APEX20KC、APEX20KE和ACEX1K系列。QuartusⅡ软件包的编译器是系统的核心，提供功能强大的设计处理，设计者可以添加特定的约束条件来提高芯片的利用率。 设计流程 设计准备 设计输入 设计处理 器件编程 功能仿真 时序仿真 器件测试  Quartus II软件的设计过程主要包括： 建立项目 输入设计电路（可采用不同方式） 设计编译 设计仿真 设计下载 QuartusⅡ设计流程介绍 QuartusⅡ设计流程 启动QuartusⅡ 双击桌面上的QuartusⅡ图标或单击开始按扭，在程序菜单中选择QuartusⅡ，可以启动QuartusⅡ。其初始界面如图所示。  1．建