网站大量收购独家精品文档,联系QQ:2885784924

第6章 同步时序逻辑电路.ppt

  1. 1、本文档共195页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章 同步时序逻辑电路

第六章 同步时序电路 6.1 同步时序电路的基本概念 6.2 同步时序电路分析 6.3 同步时序电路设计 6.4 典型同步时序电路 重点与难点 6.1 同步时序电路的基本概念 6.1.1 时序电路的定义和结构 6.1.2 时序电路的分类 6.1.3 同步时序电路的描述方法 6.2 同步时序电路的分析 6.2.1 分析方法 6.2.2 分析举例 6.3 同步时序电路的设计 6.3.1 形成原始状态图和状态表 6.3.2 状态化简 6.3.3 状态分配 6.3.4 求激励方程和输出方程 6.4 典型同步时序电路举例 6.4.1 计数器 6.4.2 集成计数器 6.4.3 寄存器 6.4.4 集成寄存器 6.4.5 序列发生器 6.4.6 序列检测器 6.4.7 代码检测器 . 0 d d d d d d d d d 0 0 0 0 CR M1 M0 DSR DSL CP D0 D1 D2 D3 1 0 1 0 d d d d d 0 1 0 1 1 d d d d d 1 1 d d d d 0 d d d d 1 1 0 d 1 d d d d 1 1 1 0 d 0 d d d d 0 1 0 0 d d d d d d d 1 1 1 d d d0 d1 d2 d3 d0 d1 d2 d3 例:利用74LS194四位双向移位寄存器构成模4 计数器。计数状态Q0Q1Q2Q3的变化序列为: 1100 0110 0011 1001 先令工作方式控制端M1M0=11,在时钟作用下,将寄存器置为1100,再使M1M0=01,在时钟作用下 右移循环计数。 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 74LS194 CP DSR M1 M0 “1” 控 制 序列,就是一种按预定图样排列的0,1脉冲串, 序列脉冲广泛用于计算机通信,雷达及遥测遥控 等电子系统中,用以增加信号传输的保密性和抗 干扰性。 产生脉冲序列的方法很多,这里介绍常用的几 种。 例1:用计数器加适当的输出组合电路构成序列 信号发生器列)。 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 根据状态转换表画出卡诺图可求得以下状态方程 和输出方程: 把要产生的序列作为整个计数器电路的输出, 如下面的状态转换表。 Q3n Q2nQ1n 00 01 11 10 0 1 1 0 1 1 0 0 0 1 Q3n+1 Q2nQ1n 00 01 11 10 0 1 0 0 1 1 1 1 0 0 Q2n+1 Q3n Q2nQ1n 00 01 11 10 0 1 0 1 1 1 0 1 0 0 Q1n+1 Q2nQ1n 00 01 11 10 0 1 1 1 0 0 1 1 0 0 Z Q3n+1 Q3n+1 J Q1 Q1 K J Q2 Q2 K J Q3 Q3 K CP Z 1 例2:用反馈移位寄存器来产生序 解:(1)由于序列长度=8,所以FF≥3 (2)若取FF=3,则会出现重复状态,故取FF=4 (3)根据序FF=4可列出下列反馈 函数的真值表: Q0n Q1n Q2n Q3n F 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1

文档评论(0)

hhuiws1482 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:5024214302000003

1亿VIP精品文档

相关文档