第五章 接口电路.ppt

（1） 统一编址 把外设接口与内存统一进行编址。各占据统一地址空间的不同部分。 优点 指令统一，灵活； 访问控制信号统一。 缺点 内存可用地址空间减小 （2） 独立编址 外设地址空间和内存地址空间相互独立。 优点：内存地址空间不受I/O编址的影响 缺点：I/O指令功能较弱 1、程序直接传送方式 1）无条件传送 无条件：每次进行输入/输出之前，不需要查询外设的状态(如，静态开关输入和LED显示输出)。 2）有条件传送 又称查询式传送，在每次输入/输出之前，先要读取外设的状态，满足一定的条件才能进行一次I/O操作。 例：有条件地从输入口取数 ；设S_PORT为已定义的状态口地址 ；设D_PORT为已定义的数据口地址 (a) WAIT：IN AL,S_PORT ；取状态信息 TEST AL,80H ；若最高位＝1,为满足条件 JZ WAIT ；不满足条件，则循环等待 IN AL,D_PORT ；满足条件输入信息 中断的概念 －中断请求(Interrupt Request) －中断响应(Interrupt Acknowledge) 3. DMA方式(直接存储器存取方式) 当外设的速度相对很高，且一次传送的数据量很大时，中断方式的效率就很低。例如，对磁盘的读写操作，一般的文件都有几十K，几百K，甚至几兆，通过DMA方式利用专门的接口控制电路，在存储器与高速的外设之间进行大量的数据交换，而不需要CPU的参与。 DMA控制器－DMAC，除了具有一般接口的特点外，CPU可以通过对DMAC相应端口的读/写操作来控制DMA的工作方式；DMAC在得到总线控制权后，能够像CPU一样提供相应的控制信号来控制系统总线，从而实现外设与内存之间高速大量的数据传输。一般接口电路不具备控制总线的能力。 5.3 DMA与DMA控制器 DMA(Direct Memory Access)的概念 DMA方式不用处理器干预完成M与I/O间数据传送。 DMA期间系统总线由其它主模块控制(驱动) 控制总线的主模块要提供系统的地址及控制信号。 DMA控制器与处理器配合可实现系统的DMA功能。 3.Intel 8237A可编程DMA控制器 8237A主从两面性： 作为DMAC，8237A是可控制总线的主模块。 作为I/O芯片，8237A可被处理器读写。 运行时注意8237A主-从地址的变化。 8237A组成说明： 8237A有四个独立通道：每个通道有16位地址，16位字节数计数器，6位模式REG。 四个通道公用控制寄存器，状态寄存器，屏蔽寄存器，请求标志寄存器及暂存器，各寄存器均为8位。 DMA与DMA控制器（续） 3.Intel 8237A可编程DMA控制器框图(续） 8237A组成说明： 基地址寄存器：放DMA传送RAM地址初值。 当前地址寄存器： DMA传送时内容变化,可读。 基字节数寄存器： DMA传送的总字节数。 当前字节数寄存器： DMA传送时内容变化,可读。 3.Intel 8237A可编程DMA控制器 8237A引线说明： DB7-DB0：双向数据总线。 8237A为从模块时被处理器编程或读状态，DB7-DB0作为数据线，传输数据或命令字。 8237A为主模块时DB7-DB0输出地址A15-A8，在 M M传送操作时经DB7-DB0，将M数据送8237A暂存器。 CS#：片选，从模块时处理器用来寻址8237A。 IOR#，IOW#：I/O读写控制，双向。8237A在从模块时为输入，在主模块时为输出。 AEN，ADSTB输出：8位地址锁存允许及选通。在主模块时允许外部锁存器锁存8237A的高8位地址。 MEMR#，MEMW：输出，存储器读写控制，主模块时送存储器。 READY：输入，准备就绪，主模块时控制总线周期的长度，与慢速设备同步。 RESET：输入，复位信号，复位时屏幕寄存器置1，其它寄存器置0。 EOP#：双向。输出时，表明内部通道传送结束；输入时，表明外部强迫DMA传送停止。 DREQ0-DREQ3：I/O设备DMA请求输入信号。 DACK0-DACK3：输出DMA请求的响应。 HRQ：8237A向处理器发出的总线请求信号。 HLDA：处理器发给8237A的总线请求响应信号。 2. DMA系统组成及工作过程 ? DMA工作过程 I/O向DMAC DMAC向 CPU响应 DMAC向 发请求 CPU发请求 DMAC请求 I/O发响应 地址总线 HRQ DREQ DMAC HLDA DACK 总线 请求 总线 响应 HOLD