第五讲阵列除法器.pptVIP

* 计算机组成原理 * * 阵列式除法器是一种并行运算部件, 采用大规模集成电路制造。与早期的串行除法器相比, 阵列除法器不仅所需的控制线路少, 而且能提供令人满意的高速运算速度。 阵列除法器有多种多样形式： 不恢复余数阵列除法器； 补码阵列除法器 等等。 四、阵列除法器 (1) 可控加法/减法(CAS)单元 用于并行除法流水逻辑阵列中。 P=0 做加法运算 P=1 做减法运算 　　 Si＝Ai⊕(Bi⊕P)⊕Ci Ci＋1＝(Ai＋Ci)·(Bi⊕P)＋AiCi ? 当P＝0时, 即是我们熟悉的一位全加器(FA)的公式： 　　　　 Si＝Ai⊕Bi⊕Ci 　　　 Ci＋1＝AiBi＋BiCi＋AiCi CAS单元的输入与输出的关系可用如下一组逻辑方程来表示： ? 当P＝1时, 则得求差公式： 在减法情况下： 输入Ci称为借位输入,而Ci＋1称为借位输出。 Si＝Ai⊕Bi⊕Ci Ci＋1＝AiBi＋BiCi＋AiCi 其中Bi＝Bi⊕1。 Si＝Ai⊕(Bi⊕P)⊕Ci Ci＋1＝(Ai＋Ci)·(Bi⊕P)＋AiCi 加以变换,可得如下形式： 在这两个表达式中,每一个都能用一个三级组合逻辑电路(包括反向器)来实现。因此每一个基本的CAS单元的延迟时间为3T单元。 为说明CAS单元的实际内部电路实现,将方程式 Si＝Ai⊕(Bi⊕P)⊕Ci Ci＋1＝(Ai＋Ci)(Bi⊕P)＋AiCi　　＝AiBiP＋AiBiP＋BiCiP＋BiCiP＋AiCi ( A?B=AB+AB ) ＝ AiBiCiP＋AiBiCiP＋AiBiCiP＋AiBiCiP＋AiBiCiP ＋AiBiCiP＋AiBiCiP＋AiBiCiP (2)不恢复余数的阵列除法器 不恢复余数阵列除法，也叫加减交替法。 在不恢复余数的除法阵列中: ? 当余数为正时（ri ≥ 0) ,商“1”，下次做减法运算， 减法是用2的补码运算来实现的，此时 [x-y]补= [x ]补+ [-y]补; ? 当余数为负时（ri 0) ,商“0”，下次做加法运算; ? 每次运算完成后要将余数左移一位，再与除数做加或减运算; ? 商的符号由两数的符号按位相加求得。 例： x=0.101001, y=0.111, 求x÷y。 [-y]补=1.001 解： 被除数x 0. 1 0 1 0 0 1 减y + 1. 0 0 1 (相当于加 [-y]补） 余数为负 1. 1 1 0 0 0 1 ＜ 0 　 → q0=0 余数左移 1. 1 0 0 0 1 加y + 0. 1 1 1 余数为正 0. 0 1 1 0 1 ＞ 0 → q1=1 余数左移 0. 1 1 0 1 减y + 1. 0 0 1 (相当于加 [-y]补） 余数为负 1. 1 1 1 1 ＜ 0 → q2=0 余数左移 1. 1 1 1 加y + 0. 1 1 1 余数为正 0. 1 1 0 ＞ 0 → q3=1 故得 商q=q0.q1q2q3=0.101 余数r=(0.00r3r4r5r6)=0.000110 不恢复余数阵列除法器的逻辑原理 被除数　 x＝0. x1 x2 x3 x4 x5 x6 除数　　 y＝0. y1 y2 y3 商数 ｑ＝0.q1q2q3 余数　　ｒ＝0.00r3r4r5r6 ? 被除数ｘ是一个6位的小数(双倍长度值)： ｘ＝0.ｘ1ｘ2ｘ3ｘ4ｘ5ｘ6 它是由顶部一行和最右边的对角线上的垂直输入线来提供的。 ? 除数ｙ是一个3位的小数