高级FPGA设计结构实现和优化word版2.docVIP

第2章 面积结构设计 本章讨论数字设计的三个主要物理特性的第二个：面积。本章也讨论在FPGA中结构的面积 优化方法。 要讨论通过选择正确的拓扑结构来减少面积的方法。拓扑指的是设计的高层次组织，不是 器件的特性。由综合和布局图工具执行的电路级简化指的是在设计的子集中最小化门数，可能 是器件的特性。 针对面积的拓扑是尽可能最大程度地复用逻辑资源，常常以流量（速度）为代价。为此经 常要求一个递归的数据流，其中一级的输出反馈到输入端进行类似的处理，这可以是简单的环 路，随着算法自然地流动，或者逻辑复用可能是复杂的，并要求专门的控制。这节描述这两种技 术，也根据性能损失描述必要的结论。 在这章的课程期间，将详细讨论以下的内容： ·在计算的不同级中为重用逻辑资源折叠流水线； ·当不存在自然的流程时控制对逻辑复用的管理； ·在不同的功能操作中共享逻辑资源； ·复位对面积优化的影响： ·缺少复位能力对FPGA资源的影响。 ·缺少置位能力对FPGA资源的影响。 ·缺少异步复位能力对FPCA资源的影响。 ·RAM复位的影响。 ·为逻辑实现优化利用置位／复位引脚。 2.1 折叠流水线 上一章描述了为改善流量用“拆开环路”来达到最大的性能，“折叠流水线”的方法是与其 相反的操作。当拆开环路产生流水线时，要求更多的资源保存中间数值，以及并行地运行需要复 制计算结构，都增加了面积。因而，当要使一个设计的面积最小化时，必须相反地执行这些操 作，即折叠流水线使得逻辑资源可以重用。所以，当优化在流水线级复制逻辑的高度流水线设计 时，应该利用这个方法。 折叠流水线可以优化在流水线级复制逻辑的流水线设计的面积。 考虑定点的分数乘法器的例子，在这个例子中，A表示定点刚好在最低有效位( LSB) 右边的归一化整数格式，输入B的定点剐好在最高有效位( MSB)左边，换言之，B与A 比例从O到1。  module mult8( output [7：0] product, input [7:0] A, input [7:0] B， input clk)； reg [15：0]prod16; assign product=prod16【15:8】j always @(posedge clk) prod16=A*B； endmodule 由于这个实现，在每个时钟产生一个新的乘积。就寄存器的各别集合而言，在这个设计中没 有明显的流水线，但是，注意到乘法器本身是十分长的逻辑链，即添加中间的寄存器层很容易流 水线起来。希望“折叠”这个乘法器，用一系列的移位和加操作如下执行乘法将把它折叠起来： module mult8( output done， output reg【7:0】product, input 【7：0】A， input 【7:0】B， input clk， input start)； reg 【4:0】multcounter; ／／counter for number of shift/adds reg 【7:0】 shiftB: ／／shift register for B reg 【7:0】 shiftA; ／／shift register for A wire adden; ／／enable addition assign adden=shiftB[7]!done; assign done=multcounter[3]； always @(posedge clk) begin ／／ incrementmultiply counter for shift/add ops if (start)multcounter =0; else if( !done) multcounter=multcounter+l； ／／shift register for B if（start） shiftB=B； else shiftB【7:0】 = {shiftB【6:0】， 1b0}; /／shift register for A if（start） shiftA=A； else shiftA【7:0】 = {shiftA【7】,.shiftA