第28086系统结构.pptVIP

第2章 8086系统结构 概述 8086CPU结构 8086CPU引脚及其功能 8086存储器组织 8086CPU时序 概述 微处理器结构受到的限制 16位微处理器的结构特点 8086CPU概况 微处理器结构受到的限制 由于工艺技术和成本的限制，微处理器的结构受到以下几个方面的限制： 引脚数限制 芯片面积限制 器件速度限制 16位微处理器的结构特点 引脚功能复用 单总线、累加器结构 可控三态电路 总线分时复用 8086 CPU概况 引脚数目：40 芯片封装类型：双列直插式 数据总线数目：16 地址总线数目：20 直接寻址的空间：220=1MB 主频：5MHz 8086 CPU内部结构 总线接口部件（BIU） 指令执行部件（EU） 8086 CPU结构框图 8086 CPU结构框图 总线接口部件 BIU功能 BIU结构 BIU工作过程 BIU功能 BIU是8086 CPU与外部（存储器和I/O接口）的接口，提供16位数据总线和20位地址总线，完成所有外部总线操作 形成20位物理地址 取指令、指令排队 读/写操作数 总线控制 BIU结构 16位段寄存器（4个） CS：代码段寄存器 DS：数据段寄存器 ES：附加段寄存器 SS：堆栈段寄存器 16位指令指针寄存器IP：存放下一条将要执行指令的偏移地址 20位物理地址加法器：将16位逻辑地址转换为存储器的20位物理地址 6字节指令队列：预存6字节的指令代码 总线控制部件：发出总线控制信号 BIU工作过程 取指令 指令排队，等待EU取指令 从存储器或I/O端口读写操作数 向存储器或I/O端口输出EU的运算结果 修改指令指针IP，指向下一条指令的偏移地址。当EU执行转移、调用或返回指令时，则BIU清除指令队列，从转移指令的新地址取得指令，并立即送给EU执行，然后从后续的指令序列中取指令填满队列 指令执行部件 EU功能 EU结构 EU工作过程 EU功能 指令译码 执行指令 8086 CPU结构框图 EU结构 算术逻辑单元ALU：完成8位或16位二进制运算，16位暂存器暂时存放操作数 标志寄存器：存放ALU运算结果特征 寄存器组：4个通用的16位寄存器AX、BX、CX、DX；4个指针和变址寄存器BP、SP、SI、DI EU控制器：取指令控制和时序控制部件 EU工作过程 EU从BIU的指令队列的输出端取指令 进行指令译码 若执行指令需要从存储器或I/O端口去取操作数，则EU将操作数的偏移地址通过内部的16位数据总线送给BIU，与段基地址一起，在BIU的地址加法器中形成20位物理地址，申请访问存储器或I/O端口，取得操作数送给EU EU根据指令要求向EU内部各部件发出控制命令，完成执行指令的功能。 8086 CPU结构框图 8086 CPU寄存器结构 通用寄存器 指针和变址寄存器 段寄存器 指令指针寄存器 标志寄存器PSW 通用寄存器 指针和变址寄存器 段寄存器 指令指针寄存器 标志寄存器PSW 条件标志 条件标志用来记录程序中运行结果的状态信息，它们根据有关指令的运行结果由CPU自动设置，这些状态信息往往作为后续条件转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情况提供检验条件，当结果操作数中低8位含有1的个数为偶数时PF=1，否则PF=0 控制标志 DF：方向标志，用在串处理指令中控制处理信息的方向。 当DF=1时，每次操作后，SI和DI减小，使串处理从高地址向低地址进行，用指令STD设置 当DF=0时，每次操作后，SI和DI增大，使串处理从低地址向高地址进行，用指令CLD设置 系统标志 系统标志用于可屏蔽中断、程序调试等的控制。 TF：陷阱标志（单步标志），调试程序时，可设置单步工作方式，TF=1时，CPU每执行完一条指令，就自动产生一次内部中断，使用户能跟踪程序进行调试 IF：中断标志，IF=1时，CPU响应可屏蔽中断；IF=0时，即使外部设备有中断申请，CPU也不响应。STI指令使IF=1，CLI指令使IF=0 使用寄存器时注意 以上介绍的均为16位寄存器 通用寄存器AX、BX、CX、DX都可以拆分为两个8位寄存器：AH和AL、BH和BL、CH和CL、DH和DL，“H”表示高位字节，“L”表示低位字节 其他的寄存器不能拆分 指令指针寄存器IP、标志寄存