第5章2010，5，17有作业.pptVIP

给定J、K信号时序波形下的脉冲触发的JK触发器时序如图5-28所示 表5-9 脉冲触发的JK触发器的特性表 5.5.2 边沿触发的JK触发器 1．基于时钟边沿检测的边沿触发JK触发器 （1）工作原理 基于时钟边沿检测的JK边沿触发器如图5-29所示。 图中G1、G3两个门组成J端时钟边沿触发电路，G2、G4两个门组成K端时钟边沿触发电路。 图中G1、G3两个门组成J端时钟边沿触发电路，G2、G4两个门组成K端时钟边沿触发电路。 *（2）集成触发器74LS73 （自己看） 图5-31所示的是集成JK触发器74LS73的逻辑电路与逻辑符号图，该触发器就是具有时钟边沿检测电路的下降沿触发JK触发器，其触发电路与图5-30所示的时钟边沿触发电路基本相同（只是增加了两对受触发器输出端控制的与门G3、G4和G5、G6）。 *2．边沿触发的维阻结构JK触发器（自己看） 边沿触发的维阻结构JK触发器如图5-32所示。 图5-33 给定J、K信号时序波形下的边沿触发JK触发器时序图 5.5.3 JK触发器的特性方程与状态图 从前面所述的JK触发器特性表，可以得到图5-34所示的JK触发器次态卡诺图。 由JK触发器的次态卡诺图，可以得到如下的JK触发器特性方程： 5.6 T触发器 使用JK触发器可以很容易组成T触发器。所谓T触发器就是有一个控制信号T，当T信号为1时，触发器在时钟脉冲的作用下不断地翻转，而当T信号为0时，触发器状态保持不变。 （2）T触发器特性方程 由特性表，得到T触发器特性方程如下： 5.7 触发器的电特性（PDF） 使用触发器过程中不仅要掌握其功能特性，还要注重其电气特性。 5.7.1 74LS74的电特性 2．推荐工作条件 3．静态电特性 4．开关特性 5.7.2 74HC74的电特性(见PDF文件） 74HC74是基于CMOS传输门的双D触发器，下面介绍该触发器的电特性。 * ?第5章 锁存器与触发器 锁存器与触发器是具有数据记忆功能的数字电路单元，是时序电路的基本部件。本章首先介绍锁存器，然后顺序介绍SR触发器、D触发器、JK触发器、触发器的电特性和触发器的应用。 5.1 概述 锁存器与触发器都是具有记忆功能的数字电路单元，无论锁存器还是触发器都有0和1两个输出状态，都有控制输出状态的输入端，但只有触发器有使能输出状态变化的触发端。 驱动信号：加在锁存器或触发器输入端，使其输出状态改变的信号，又称激励信号。为叙述方便，有时也简称输入信号。 初态：常用Qn或Q表示，指触发器原有的状态，又称现态。 新状态：常用Qn+1或Q*表示，指由驱动信号与现态Qn共同决定的触发器的新状态，又称次态。 若通过输入端加入驱动信号使锁存器或触发器的新状态为1，则可以说存储了1；若通过输入端加入驱动信号使锁存器或触发器的新状态为0，则说存储了0。 有时锁存器和触发器这两个名词可以互换使用，因为它们都可以存储二进制信号，但是二者有区别，主要表现在锁存器的输入信号直接影响输出；触发器具有触发端，利用电平、脉冲或脉冲边沿控制输入信号，进而影响输出。 锁存器主要有SR型。 触发器主要有四种类型：SR型触发器，D型触发器，JK型触发器和T型触发器。 触发器按触发方式又可分为电平、脉冲和边沿三种。 电平触发方式的特点是在整个触发电平有效期间，输入信号可以控制触发器的输出状态。 脉冲触发方式的触发器采用主从结构，其特点是在主触发器的触发电平有效时，接收输入信号；在从触发器的触发电平有效时，改变输出状态。 边沿触发器触发的特点是触发器状态的改变在触发脉冲的上升沿或下降沿，输入信号只要保持很短时间就可以。 5.2 锁存器 在组合电路中，输入信号一旦消失，输出信号也就跟着消失了，而锁存器的输入信号一旦出现，输出信号不仅出现，而且在输入信号消失之后仍然存在。 5.2.1 三极管组成的SR双稳态电路 三极管组成的SR双稳态电路如图5-1所示。 初始状态：在电路上电后，由于两个非门电路参数不对称，例如，T2管截止，使输出Q点电位接近5?V；TI管饱和，使点的电位接近于0.3?V。这时，双稳态电路进入稳态1， =0，Q=1。 双稳态电路置0：若这时在R端加高电平，并使S端电位为低电平，则使T2管饱和，Q=0，连接T1管基极的反馈电路使T1管截止， =1；由于连接T2管基极的反馈电路维持T2饱和，所以在R端脉冲返回低电平后，仍能维持Q=0。 双稳态电路置1：若这时在S端加高电平，R端电位为低电