超大规模集成电路设计基础-第四章.pptVIP

第四章 CMOS集成电路的制造 集成电路设计与制造的主要流程框架 集成电路芯片的显微照片 沟道长度为0.15微米的晶体管 4.1 材料生长与淀积 首先我们考察在硅工艺中使用的最重要的材料层，包括氧化层，掺杂的硅区及金属层等。 一个集成电路是通过把各种材料层按预先设定的顺序堆积而成的，每一层材料的图形都是不一样的。 大多数材料层都是先形成，然后再按照下一节描述的光刻顺序形成图形 4.1.1 二氧化硅 在VLSI电路中有两类二氧化硅层，它们的差别在形成的过程不同。 热氧化层是由以下反应形成的： 还可以利用气体反应产生二氧化硅分子，然后把它们淀积到表面上以提供表面氧化层。这技术称为化学气相淀积（CVD）。生成的氧化层为CVD氧化层 4.1.2 多晶硅 如果在非晶的二氧化硅层上淀积硅原子，那么硅就会结晶。它们形成小的晶体，即为硅晶体的小区域。这样的材料称为多晶硅。 多晶硅一般做FET的栅材料，它具有我们所希望的特性，可以被掺杂，能与氧化硅结合的很好，并且可被覆盖一层高熔点的金属 4.1.3 金属化 铝是最常用的集成电路互连线金属。 它可通过在真空腔中加热蒸发，所形成的蒸铝流体用来覆盖圆片。 铝有很好的粘附特性并且容易做成图案形状。 铝曾经被选做栅极，但其缺点是熔点低，一旦被淀积在圆片上，就不能再进行高温工艺步骤。 4.1.4 掺杂硅层 硅圆片是芯片制造的起始点，它在晶体生长期间被定义为n型或p型。 在衬底上形成掺杂的关键是把施主或受主原子引入圆片中，这是由离子注入技术实现的。 4.2 集成电路制造工艺 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 氧化工艺：制作SiO2的薄膜 光刻工艺从定义材料层所希望的图案开始。这是一个计算机数据库格式的文件，它是在芯片版图设计阶段生成。用这一数据去制造一块高质量的玻璃，其上的图案是用一种金属如铬来形成的。这就是所谓的掩膜。 图形转换：光刻 光刻三要素：光刻胶、掩膜版和光刻机 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。类似于照相底片，对光敏感。 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变 正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶 负胶：分辨率差，适于加工线宽≥3?m的线条 图形转换：光刻 几种常见的光刻方法 接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。 接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25?m)，可以大大减小掩膜版的损伤，分辨率较低 投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式 图形转换：刻蚀技术 湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的 图形转换：刻蚀技术 湿法刻蚀： 湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀 优点是选择性好、重复性好、生产效率高、设备简单、成本低 缺点是钻蚀严重、对图形的控制性较差 干法刻蚀 溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差 等离子刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差 反应离子刻蚀(Reactive Ion Etching，简称为RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术 杂质掺杂 掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺：扩散、离子注入 扩 散 替位式扩散：杂质离子占据硅原子的位： Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层 间隙式扩散：杂质离子位于晶格间隙： Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级 固态源扩散：如B2O3、P2O5、BN等 利用液态源进行扩散的装置示意图 离子注入 离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入