支持短向量的32位快速加法器设计.docVIP

您好， 此论文修改了参考文献【3】、【4】、【5】、【6】，其中， 【3】靳战鹏.并行前缀加法器的研究与实现.微电子学与计算机,2005,第22卷第12期, 92～95. 【4】没有找到，不合规格可去掉； 【5】胡铮浩.超前进位原理研究和逻辑设计改进.科技通报,1992,第8卷第1期,16～19. 【6】RETO ZIMMERMANN.Binary Adder Architectures for Cell-Based VLSI and their Synthesis.Ph.D. dissertation, Computer Engineering Science Department, University of Rostock, Flensburg, 1997. 谢谢！ 支持短向量的32位快速加法器设计 刘学政 张盛兵 黄小平 (西北工业大学 航空微电子中心，陕西 西安 710065) 摘要：本文研究和设计了一种面向多媒体应用的32位短向量快速加法器，该加法器以SK型并行前缀加法器为基础，通过有效控制进位链，实现了同时执行4个基于字节的加法，或者2个基于半字的加法，或者1个基于字的加法，或者1个基于单精度浮点数的比较运算。综合结果表明，此设计方法同传统的设计方法相比，电路面积接近，时序提高了10%，总体性能较优。 关键字：短向量；加法器；并行前缀；进位链；时序 中国分类号：TP303 文献标识码：A Design of a 32-bit Fast Adder For Short Vectors Liu Xue-zheng, Zhang Sheng-bing, Huang Xiao-ping (Aviation Microelectronics Center in Northwestern Polytechnical University, Xi’an Shan xi 710065, China) Abstract: This paper studies and designs a novel 32-bit short vectors fast adder for multimedia application.The adder, which is based on Sklansky Parallel-Prefix adder,by controlling the carry chain, realizes both of four and two paralleled addition operations, with 8-bit and 16-bit addends respectively. It also supports one addition operation with 32-bit addends, as well as the comparison operation between single-precision floating-point data. Synthesis shows that, compared with traditional design, the overall performance of our novel adder is better, with a circuit area approach and a timing improved by 10 percent. Keywords: short vector; adder; Parallel-Prefix; carry chain; timing 引 言 二十世纪九十年代，多媒体技术开始出现于人类生活的各个领域。视频处理与传输、音频处理与传输、交互式学习、建筑设计、美术设计等多媒体技术产品改善了人类的工作和生活。随着多媒体技术应用的日益-------------------------------------------------------- 收稿日期： 返回日期： 基金项目：国家自然科学基金 国家自然基金作者简介：刘学政(1983－ )，男，河北沧州人，硕士研究生，主要研究领域为计算机系统结构、专用集成电路设计（liuxuezheng1983@163.com）；张盛兵(1968－ )，男，教授，博士生导师，主要研究领域为VLSI系统设计、计算机系统结构、电子设计自动化；黄小平(1979－ )，男，博士研究生，主要研究领域为计算机系统结构、专用集成电路设计。 广泛，低成本的解决方案变得十分迫切。所以在通用处理器内增加相应的支持单元成为一种新的趋势。各大处理器厂商都先后对自己的处理器进行了多媒体扩展。例如：I