cmos集成电路中esd保护技术研究 research of esd protection technology in cmos integrated circuit.pdfVIP

CMOS集成电路中ESD保护技术研究 王翠霞1，许维胜2，余有灵2，吴启迪2，范学峰1 (1．同济大学半导体与信息技术研究所上海 200092；2．同济大学上海 200092) 摘 要：分析ESD失效的原因和失效模式，针对亚微米CMOS工艺对器件ESD保护能力的降低，从工艺、器件、电路三 个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提 高；器件方面可针对电路的特点，选择合适的器件(如MOS，SCR，二极管及电阻)达到电路需要的ESD保护能力；电路方面 采用栅耦和实现功能较强的ESD保护。 关键词：静电放电；失效模式；ESD保护电路l橱耦合 中图分类号：TN433 文献标识码：A 文章编号：1004—373X(2008)08—001一03 ResearchofESDProtection inCMOS Circuit TechnologyIntegrated WANG Cuixial，XU Youlin92，wuQidi2，FAN Weishen92，YU Xuefen91 (LInstituteofSemiconductorandInformation Technology，TongiiUniversity．Shanghai．200092，Chinat 2．TonalUniversity．Shanghai，200092，China) of Abstract：OnthebasisfailuresourceandfailuremodeofESD，the describesthemethodof ESD paper improvingprotec— tion fromthelevelof and tOthe oftheESD inthead- ability process，device decreasing ability circuit，according protection vanced microCMOS theProcesslevel，ESDcanbe ESD andsilieide technology．In ability improvedbyaddingimplant blocking mask．Inthedevicelevel，itcanbeenhanced the devicesuchasMOS，SCR，diodeandresistor tO byselectingright according characterofthe thecircuit be the circuit．In level，itcan circuit． strengthenedbyusinggatecoupling failuremode；ESD Keywords：electrostaticdischarge protectioncireuit，gatecoupling 静电在芯片的制造、封装、测试和使用过程中无处不