第三章逻辑门电路cmos.pptVIP

第三章 逻辑门电路 武汉理工大学 信息工程学院 电子技术基础课程组 CMOS逻辑门电路 与TTL电路比较 1、在TTL后开发的广泛应用的数字集成器件 2、性能可能会超越TTL而成为占主导地位的逻辑器件 3、工作速度可比 4、功耗和抗干扰能力更优 5、几乎所有超大规模存储器件，以及PLD器件都采用 CMOS工艺制造，且费用较低 逻辑关系： （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 2 其它类型的CMOS门电路 2.5.3 TTL门电路和CMOS 门电路的相互连接 模拟电子技术——电子技术基础精品课程 上页 下页 * 上页 下页 数字 1 CMOS反相器 2 其它类型的CMOS门电路 CMOS 门电路 3 TTL门电路和CMOS门电路的相互连接 1 CMOS反相器 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。 工作速度 由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。 负载管 （PMOS） 串联 1． CMOS或非门 驱动管 （NMOS） 并联 图2-28 CMOS或非门 A、B有高电平，则驱动管导通、负载管截止，输出为低电平。 1 0 截止 导通 该电路具有或非逻辑功能,即 Y=A+B 当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。 0 0 截止 导通 1 图2-29 CMOS与非门 Y=AB 2． CMOS与非门 PMOS管并联 NMOS管串联 结论： 1、单独使用PMOS管串联（NMOS管并联）为或逻辑。 2、单独使用PMOS管并联（NMOS管串联）为与逻辑。 3、PMOS、NMOS对称使用为非逻辑。 注意：非运算是在与、或运算之后的最后一步。 （1）电路结构 　　C和C是一对互补的控制信号。 　　由于VTP和VTN在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。 3． CMOS传输门 图2-30 CMOS传输门 （a）电路 （b）逻辑符号 　　若 C =1（接VDD )、C =0（接地）， 　　当0＜uI＜(VDD－|UT|)时，VTN导通； 　　当|UT|＜uI＜VDD 时，VTP导通； 　　 uI在0~VDD之间变化时，VTP和VTN至少有一管导通，使传输门TG导通。 （2） 工作原理（了解） 　　若 C = 0（接地)、C = 1（接VDD ）， 　　uI在0~VDD 之间变化时，VTP和VTN均截止，即传输门TG截止。 （3） 应用举例 图2-31 CMOS模拟开关 　 ① CMOS模拟开关：实现单刀双掷开关的功能。 　 C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI2。 图2-32 CMOS三态门 (a)电路 (b) 逻辑符号 当EN= 0时，TG导通，F=A； 当EN=1时，TG截止，F为高阻输出。 ② CMOS三态门 例1：分析下图所示电路的逻辑功能。 PB1 PA1 NA1 NB1 +VDD X NX PB2 PA2 PX NB2 NA2 +VDD L 1、三个反相器 2、3输入端或非门 3、3输入端与非门 4、或与非门 5、传输门（一个非门控制两个传输门分时传送） 例2：芯片4007的内部引脚如图所示，连线实现： 1、三反相器 1A 6 8 13 14 2 11 +VDD 7 4 9 +VSS 2A 3 1 5 3A 10 12 1Y 2Y 3Y 2、3输入端或非门 P串（N并） 为或逻辑; P并（N串） 为与逻辑; PN配套 为非逻辑。 PA PB PC NA NB NC Y VSS VDD 1A 14 VDD 13 2 1 11 6 1B 3 1C 10 1Y 12 5 8 7 4 9 VSS 3、3输入与非门（略） 4、或与非门 P串（N并） 为或逻辑; P并（N串） 为与逻辑; PN配套 为非逻辑。 NC PA PB PC NA NB +VDD L +VSS 1A 14 VDD 13 2 1 11 6 1B 3 1C 10 1Y 12 5 8 7 4 9 VSS 5、传输门 TG1 1 TG2 C A B Y C=0时， Y=A; C=1时， Y=B。 5、传输门 TG1 1 TG2 C A B