针对及或阵列结构的可编程逻辑器件的可测性设计的分析研究.pdfVIP

基于与或阵列结构的可编程逻辑器件的可测性设计研究 摘 要 科技的发展，电子技术的应用，推动了电子产品的研发，引起了电子设计 自动化的提高，出现了大规模集成电路和片上系统(soc)。由于专用集成电路 设计成本高，周期长，而可编程逻辑器件(PLD)易于设计，周期短，可再利用， 因此可编程逻辑器件得到了迅猛发展，不仅集成规模被提高，而且可以作为 SOC的内核IP使用。随之而来的便是器件的质量问题。如何检测PLD的质量， 确定其成品率已成为当务之急，与电路功能设计一起确立为电子设计中的两大 主题。 本论文紧跟科技发展动向，主要研究了基于与或阵列结构的PLD的可测性 设计问题。首先从PLD的基本单元着手，研究分析了已有的关于与或阵列的可 测性问题，总结出四种可测性设计方案，即使用特殊编码的并发性可测性设计， 采用奇偶检测器的可测性设计，进行特征值分析的可测性设计以及分块可测性 设计，并介绍了PLD中的边界扫描技术。随后，论文介绍了一种自行研究的基 于末端倒置、纵向观测的与或阵列可测性设计方案。这种方案根据电路的结构 特点，采用了一种特殊处理办法，在测试状态下，可以把电路的原始输出端当 作输入端使用，并在电路内部的乘积线端接入异或门，对测试结果进行压缩。 经过各种方案对比及应用条件分析，得出结论：此方案在保证高故障检测覆盖 率的情况下，不仅使用通用测试集，减少测试矢量数，还大大节约了附加硬件 开销，特别适合于大规模PLD的内测试设计。最后，论文就大规模PLD的内 测试设计提出了指导性设计方案：采用基于末端倒景、纵向观测的可测性设计 方案处理与或阵列测试、采用扫描通路技术实旋内部触发器测试。并讨论了有 无边界扫描电路下的测试矢量产生、施加，及测试结果响应。 新的基于末端倒置、纵向观测的与或阵列可测性设计方案的提出，及大规 模PLD内测试设计的讨论为PLD的研发、应用和推广注入了强大的动力，必 将引起PLD量和质的更上一层。 关键词：与或阵列，可编程逻辑器件，可测性设计，通路扫描法，边界扫描法。 onTestable Research The Design AND-OR with of Devices Arrays Logic Programmable Abstract electronic and and Withscience development technique technology and ofelectronic havebeen research applications，the development product hasbeen there electronicautomation appear promoted，anddesign improved．So Scale on the Circuits(LSICs)andChip(SoC)．Because Large Integrated