清华大学计算机原理课件第五章数字量输入输出5of744103081.ppt

№ * 写除数寄存器 高/低 字节 波特率与除数的关系 (P292 表5.11) 波特率 高字节 低字节 50 09 00 ………….. 1800 00 40 2000 00 3A ………….. 时钟频率除以除数寄存器数得数据发送器的工作频率，再除以16即得波特率 № * 写线路控制字（DLAB=0， 其余位控制数据格式，P291图5.55） (地址：COM1—3FBH） =========== 有附加位,奇偶校验位恒为1 =========== 有附加位,奇偶校验位恒为0 № * 线路控制寄存器LCR DLAB SBRK SBP EPS PEN STB WLS1 WLS0 寄存器选择 0 正常值 1 除数寄存器 中止字符 0 无作用，即正常发送 1 发送中止字符，Sout保持为0 校验位设置 **0 无校验位 001 设置奇校验 011 设置偶校验 101 有附加位(奇偶校验位为1) 111 有附加位(奇偶校验位为0) 停止位个数 0 1位 1 1.5位（数据位为5位时） 1 2位（数据位为6～8位时） 数据位个数 00 5位 01 6位 10 7位 11 8位 指定串行异步通信的字符格式 D5 D4 D3 D2 D1 D0 D6 D7 № * 写MODEM控制寄存器 （确定联络信号，P292图5.57） 若用中断须置OUT2＝1 (地址：COM1—3FCH） № * 为1 使8250为 循环工作方式 否则为正常工作方式 调制解调器控制寄存器MCR 设置8250与数据通信设备之间联络应答的输出信号 0 0 0 LOOP OUT2 OUT1 RTS DTR 为1使OUT2引脚为低，否则为高 为1使OUT1引脚为低，否则为高 为1使RTS引脚为低，否则为高 为1使DTR引脚为低，否则为高 D0 D1 D2 D4 D7 – D5 D3 № * 写中断允许寄存器 （中断逻辑，P293图5.59 ） (地址：COM1—3F9H） № * 中断识别寄存器 P294图5.60 (地址：COM1—3FAH） MODEM状态寄存器 P293图5.56 (地址：COM1—3FEH） № * 4级中断（ 4个优先级、10个源） 接收线路状态中断 奇偶错 溢出错 帧错 收到中止字符 接收器数据准备好中断 发送保持寄存器空中断 调制解调器状态中断 清除发送状态改变 数据终端准备好状态改变 振铃接通变成断开 接收线路信号检测状态改变 优先权高 优先权低 № * 中断允许寄存器IER 8250设计有4级中断和2个中断寄存器 4级中断指优先权的等级为4级，它是按照串行通信过程中事件的紧迫程度安排的、是固定的 用户可利用中断允许或禁止进行控制，中断允许寄存器的低4位控制8250这4级中断是否被允许 某位为1，则对应的中断被允许 否则，被禁止 № * 中断识别寄存器IIR 保存正在请求中断的优先权最高的中断级别编码 0 0 0 0 0 ID1 ID0 IP 0 有中断 1 无中断 标识哪一级有中断 ID1 ID0 优先权 中断类型 1 1 1 0 0 1 0 0 1 2 3 4 接收线路状态中断 接收数据准备好中断 发送保持寄存器空中断 调制解调器状态中断 D0 D1 D2 D7-D3 № * 调制解调器状态寄存器MSR dCTS dRSLD CTS DSR RI dDSR dRI RLSD D0 D1 D2 D3 D4 D5 D6 D7 高4位中某位为1，说明相应输入信号当前为低电平有效 低4位中某位为1，则说明从上次CPU读取该状态字后，相应输入信号已发生改变，从高变低或反之 MSR反映4个控制输入信号的当前状态及其变化 MSR低4位中任一位置1，均将产生调制解调器状态中断，当CPU读取该寄存器或复位后，低4位被清零 № * 例（P296) MOV DX, 3FBH ; COM1 线路控制寄存器 M