快速单精度浮点运算器的设计与实现.doc

文章编号：1007-2373 (2011) 03-0074-05 快速单精度浮点运算器的设计与实现 田红丽 1，2，闫会强 1，赵红东 2 （ 1. 河北工业大学 计算机科学与软件学院，天津 300401；2. 河北工业大学 信息工程学院，天津 300130 ） 摘要 浮点运算单元 FPU （Floating-point Unit）在当前 CPU 的运算中地位越来越重要，论文中实现了一种基于 FPGA 的快速单精度浮点运算器. 该运算器采用了流水线和并行计算技术，使得浮点数运算的速度有了显著的提 高. 在 QUARTUSII 7.1 系统上对运算器已仿真成功，结果表明它可以运行在 40.5MHz 时钟工作频率下，能快速 准确地完成各种加、减、乘和除算术运算. 关 键 词 中图分类号 FPGA （现场可编程逻辑门阵列）；单精度；并行处理；并行加法器；阵列乘法器；阵列除法器 文献标志码 A TP323 Design and implementation of fast single-precision floating-point arithmetic unit TIAN Hong-li1，2，YAN Hui-qiang1，ZHAO Hong-dong2 ( 1. School of Computer Science and Engineering, Hebei University of Technology, Tianjin 300401, China; 2. School of Information Enginnering, Hebei University of Technology, Tianjin 300130, China ) Abstract It is the trend to adopt the Floating-point Unit (FPU) in the structure of CPU. A fast single precision floating point arithmetic unit is proposed and realized based on the FPGA. Pipelining and parallel processing are applied to the arithmetic unit, so that floating point operation speed has been significantly improved. The successful simulation results on QUARTUSII 7.1 show that the arithmetic unit can operate at 40.5 MHz clock frequency and complete all kinds of ad- dition, subtraction, multiplication and division operations quickly and accurately. Key words FPGA (field-programmable gate array); single-precision; parallel processing; parallel adder; array multiplier; array divider 引言 运算器是 CPU （中央处理器）的重要组成部分．作为典型的 PC 机一般都至少具有一个定点运算器．在 586 之前的机型中，由于当时硬件条件和工艺的限制，浮点运算器一般以协处理器的形式出现．90 年代以 后，随着硬件工艺的发展，浮点运算器 FPU （Floating-point Unit）已可以集成到 CPU 内部，其中FPGA（现 场可编程门阵列）技术使其成为现实 [1]． 本文利用Verilog HDL [2] 语言与原理图相结合的方法在FPGA 上设计并实现了快速单精度浮点运算器．设 计过程中，将并行计算技术引入运算器及其内部各个模块之中．该运算器的设计分为建模、划分模块、设计 模块、仿真 4 个步骤．实验结果表明该运算器可以运行在 40.5 MHz 的时钟工作频率下，能快速、准确地完 成加、减、乘和除 4 种算术运算． 0 1 单精度浮点数的编码表示 在计算机系统的发展过程中，对实数目前使用最广泛的是浮点数表示法．而浮点数在运算时，有两种形 收稿日期：2010-12-06 基金项目：河北省自然科学基金（F2007000096） 作者简介：田红丽（1972-），女（汉族），讲师，博士生．  31 30 23 22 0 S E（阶码） M（尾数） 数符 小