第6单元 五人多数表决器.docVIP

广西大学行健文理学院 FPGA课程设计 题目： 五人多数表决器 学 部： 电气信息学部 专 业： 电子科学与技术 班 级： 2012级1班 学 号： 1238340126 学生姓名： 郑大发 指导老师： 周柳娜 二〇一五年 一月 摘 要 在电子设计与制造技术的发展中，核心就是电子设计自动化（EDA，Electronic Design Automation）EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。本次设计实验就是基于EDA技术和EP1C6Q240C8芯片(FPGA)，及其外围电路，实现了五人多数表决器的设计。设计模块主要包括：控制单元、计数单元、显示单元。从而实现了用人数多于或等于3来判决是否通过，从而达到设计要求。 关键词：EDA、VHDL设计要求 1 前言 1 1方案论证 1 1.1方案一 1 1.2方案二 2 1.3方案对比与选择 3 2 基本功能模块设计与说明 3 2.1十秒倒计时模块说明 3 2.2数码管机二极管显示模块说明 3 2.3电路原理图 4 3 软件设计 4 4 管脚说明 5 5 仿真现象 6 6 实验结论 9 7 实验总结 10 致谢 11 参考文献 12 附录 13  五人多数表决器 设计要求 1? 五人多数表决逻辑：多数通过； 2? 在主持人控制下，10秒内表决有效； 3? 采用数码管显示表决10秒倒计时； 4? 表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式：通过，不通过； 5 设主持人控制键，复位键： ??????? 控制键：启动表决； ??????? 复位键：系统复位。 前言 本课程设计是一个基于EDA技术的五人多数表决器，通过时间的限制，主持人的控制，共同决定通过与不通过。当投票的人数大于等于三个时，表明通过，否则不通过。该设计可以应用到简单的表决竞赛中。下过很好。当时间超过规定，以后的投票都视为无效。从而实现表决功能。 1方案论证 1.1方案一 五人多数表决，只要在规定时间内，赞成人数大于或等于三，则表决通过。因此，只需将每位表决人的结果相加，判断结果值。设五个开关作为表决器的五个输入变量，输入变量为逻辑“1”时，表示表决者“赞成”；输入变量为“0”时，表示表决者“不赞成”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的五个输入变量中有3个以上（含3个）为“1”时。则表决器输出为“1”；否则为“0”。 图1 五人多数表决器系统框图 1.2方案二 1要实现供5人的表决器，由于是用于单片机表决器，而单片机的硬件电路与软件设计相结合的一种电路设计，因此在引硬件电路只能实按键的按下与释放，不能智能的实现检测按键被按下几次，因此该部分克用软件的汇编来实现其功能。 2主持人通过按键来控制表决的开始与复位，可有两个外部中断来实现，按下外部中断0 的按键式表示表决开始，黄灯亮，按下外部中断1是表示表决结束；当表决结束后统计“同意”和“反对”的票数，“同意”的票数大于 “反对”的票数时，绿灯被点亮。在扩展时加上了同意数和剩余时间数的显示，可以通过两个数码管。 图2 五人多数表决器系统框图 1.3方案对比与选择 方案一通过FPGA芯片实现功能。方案二则改用STC89C52实现表决。二者都能很好地实现。由于实用单片机，程序较复杂，需考虑多方面的东西，并且需要自己另外制作电路板，必然增加成本。故综合考虑。本设计选用方案一。 2 基本功能模块设计与说明 2.1十秒倒计时模块说明 在脉冲作用下，使用减法计数器，在初值为10秒的时候，开始计时。每来一个脉冲计数器就减少1.一直这样下去，直到计数器变为0。在主持人按下复位键时，计数回到10，重新进行减法计数器。直到为0。 2.2数码管机二极管显示模块说明 FPGA/CPLD端口PI/O31~28（即PI/O31、PI/O30、PI/O29、PI/O28）、PI/O27~24、PI/O23~20PI/O19~16 ，共4组4位二进制I/O端口分别通过一个全译码型7段译