电子技术基础实验实验二.docxVIP

实验报告实验目的：熟悉软件Quartus Ⅱ9.1的功能及其操作；熟悉74LS138译码器以及7400与非门等器件；熟悉多输入与非门用7400与非门的方法；熟悉全加器、全减器的功能及原理并设计电路；熟悉DEO开发板的使用；实验设备：1.软件Quartus Ⅱ9.12.DEO开发板3.数据线以及电脑设备实验内容：1： 用原理图输入方法实现一位全加器。C1ABSC00000000110010100110110010101011100111111打开用QuartusII创建工程项目新建原理图文件绘制原理图编译程序波形仿真验证；目标器件引脚设置下载到 DE0 开发板验证。 2： 用 74138 3-8 译码器和 7400 与非门，用原理图输入方法实现一位全减器。C0BADC10000000111010110110110010101001100011111打开用QuartusII创建工程项目新建原理图文件绘制原理图编译程序波形仿真验证；目标器件引脚设置下载到 DE0 开发板验证。实验结果：全加器：设计并绘制原理图：其中：A是加数B是被加数C0是低位的进位信号S是和数C1是高位的进位信号波形仿真验证：目标器件引脚设置：全减器：设计并绘制原理图：其中：功能实现C0-B，C0为被减数，B为减数A代表低位是否向本位借位C1表示本位是否向高位借位D结果波形仿真验证：目标器件引脚设置：故障排除：设计全加器时DEO开发板的开关不是打开状态，导致下载运行不正常，打开后边运行成功了。设计全减器时，在DEO开发板上进行测试时发现与预测结果不相同，经过分析知，设计电路时74138译码器的各触角没有弄清楚，本来A是被减数，现在改正后C0是被减数，再进行测试后发现结果正确。心得体会：?通过本实验，在全加器和全减器的时候又熟悉了以前学过的数字电路逻辑设计相关知识，设计全加器和全减器的实验过程相似，只是设计原理图时略有不同；通过这个实验，我已经熟悉实验的操作流程和相关的功能菜单选项。我也认识到要做到实验的正确必须有严谨认真的实验态度，理论和实践确实不同，实验要求你有较强的动手能力，这样才能保证实验的顺利进行，不至于耽误时间；另外也需要掌握电子技术的基础知识，这样才能保证你设计电路的正确性；同时更需要吸取经验，不犯同样的错误，真正理解错误的原因，正如这次设计全加器和全减器的实验，在设计全减器的过程中没有犯在设计全加器中所犯的错误。相信以后的实验我在应用这个软件上会得心应手。