特性概述adc逐次逼近寄存器adc_sar.pdfVIP

PSoC® Creator™ Component Datasheet ADC 逐次逼近寄存器（ADC_SAR ） 2.10 特性  支持PSoC 5LP 器件系列  12 位分辨率，最大采样率 1 Msps  支持四种功耗模式  可配置的分辨率和采样率  单端或差分输入 概述 ADC 逐次逼近寄存器（ADC_SAR ）组件提供最大1 Msps 采样率，最高 12 位分辨率的模数转换 功能。 何时使用ADC_SAR ADC_SAR 组件的典型应用包括：  LED 照明控制  电机控制  磁卡读卡器  高速数据收集  功率计  脉搏血氧计 赛普拉斯半导体公司• 198 Champion Court • San Jose,CA 95134-1709 • 408-943-2600 Document Number: 001-89791 Rev *B 修订日期October 25, 2016 ADC 逐次逼近寄存器（ADC_SAR ） PSoC® Creator™ Component Datasheet 输入/输出接口 本节介绍ADC_SAR 的输入和输出接口。I/O 列表中的星号（* ）表示：在I/O 说明部分中所列出的 情况下，该I/O 可能不可见。 +输入— 模拟 此输入是ADC_SAR 的正向模拟信号输入。转换结果是一个+输入信号减去电压参考的函数。电压 参考是–输入信号或VSSA 。 –输入— 模拟* 显示时，此可选输入是 ADC_SAR 的负向模拟信号（或参考）输入。转换结果取决于+输入减去– 输入。在将Input Range （输入范围）参数设置为差分模式之一时可看到此引脚。 vdac_ref — 输入* VDAC 参考（vdac_ref ）是可选引脚。如果选择了Vssa to VDAC*2 （Single Ended ） （Vssa 至 VDAC*2 （单端））或0.0 +/- VDAC （Differential） （0.0 +/- VDAC （差分））输入范围，则可 看到该引脚；否则，此I/O 会隐藏。只能将此引脚连接到VDAC 组件输出。请勿将其连接到任何其 他信号。 soc — 输入* 开始转换（soc ）是可选引脚。如果您选择硬件触发采样模式，该输入可见。该输入的上升沿会触 发 ADC 转换。调用 SAR_Start()函数时，如果该输入为高电平，转换将立即启动。在第一个转换 完成后，输入上的上升沿将启动一个 ADC 转换。此信号必须与 ADC_SAR 时钟同步。如果将 Sample Mode （采样模式）参数设置为Free Running （自由运行），则此I/O 会隐藏。 页2/27 Document Number: 001-89791 Rev *B PSoC® Creator™ Component Datasheet ADC 逐次逼近寄存器（ADC_SAR ） aclk — 输入* 如果将Clock Source （时钟源）参数设置为External （外部），则可看到此可选引脚；否则，此 引脚会隐藏。在转换模式和分辨率选定的情况下，该时钟确定了ADC 的转换速率。 eos — 输出* 采样结束（eos ）输出上的上升沿表示采样窗口已完成。该信号可用于控制输入通道复用器。采样 完成后，即使转换还没有结束，输入复用器选择开关仍将切换到下一个通道。采样结束（eos ）信 号允许SAR ADC 以最大的速度运行。在选择了Enable EOS output （使能EOS 输出）参数时， 该输出可见。 eoc — 输出 结束转换（eoc ）输出上的上升沿表示转换已经完成。可以将 DMA 请求连接到此引脚以将转换输 出传输到系统RAM、DFB 或其他组件。还可将内部中断连接到此信号，或者可以连接自己的中断。 组件参数 将一个ADC_SAR 组