一种多通道脉冲计数器地EDA方法设计.pdfVIP

V01．9No．14 2009 第9卷第14期2009年7月 科学技术与工程 July Science and @2009Sci．Tech．Engng． 1671-1819(2009)14—4006-06TechnologyEngineering 通信技术 一种多通道脉冲计数器的EDA方法设计 姚海军 (西安航空职业技术学院计算机工程系，西安710089) 机将计数结果传给上位机，论述了基于VHDL语言和芯片的数字系统的设计思想和过程，通过对设计结果的系统仿真波形分 析，验证了计数器设计的正确性。 Device，CPLD)甚高速数字电路硬 关键词 多通道 脉冲计数器 复杂可编程逻辑器件(ConplexProgrammableLogic CircintHardware 波形仿真 单片机 件描述语言(Very．Hi91．SpeedIntegrated DescriptionLanguage，VHDL) 中图法分类号TN788； 文献标志码A 目前，随着电子技术的飞速发展，数字系统规 模越来越大，传统的电路设计已难以适应复杂电子 1 系统的组成和工作原理 系统的设计要求。从而使得电子设计自动化 (EDA)技术迅速发展，成为硬件电子电路设计领域 及VHDL语言编辑16位二进制计数器和锁存器，16 中的主要设计手段。而VHDL语言则是EDA的关 键技术之一，他采用了自顶向下的设计方法，即在 位二进制计数器的输出送给锁存器，锁存器的输出 整个设计流程中各设计环节逐步求精的过程。脉 通过单片机传输到上位机上显示。 冲计数器广泛应用于各个领域。本课题所设计的 系统的组成框图如图1所示。 多通道脉冲计数器是应用于计算陀螺仪的输出脉 制计数器r——1竺!二!I 冲个数。多通道脉冲计数器读取陀螺仪输出的脉 器斧主釜卜——圃 单 冲，从而得到物体在空间坐标X，y，Z正负轴对应的 7I竺!：!l 制计数器I翁笄主篓}_——悃 片 脉冲数，因此要求设计六通道的16位的二进制计数 CPLD 器【1]。本文设计的多通道脉冲计数器就是采用 机 CPLD芯片和VHDL语言设计的六通道十六位二进 制计数器广———1钡1f襦l 錾篷主堂}-—咂 制计数器，每隔4ms通过单片机将计数结果传给上 位机。采用Ahera公司的EPFl0K10LC84型号的芯 图1多通道脉冲计数器原理框图 片，实现了对多路脉冲进行计数。具有体积小、速 度快、可靠性高、低功耗、开发周期短的特点Bj。 2 CPLD功能模块的设计 2009年3月24日收到