用于硬件模拟平台调试的低资源消耗扫描链插入方法-计算机辅助设计.pdfVIP

第28 卷 第 6 期 计算机辅助设计与图形学学报 Vol. 28 No.6 2016 年6 月 Journal of Computer-Aided Design Computer Graphics Jun. 2016 用于硬件模拟平台调试的低资源消耗扫描链插入方法 李 涛, 刘 强* (天津大学电子信息工程学院 天津 300072) (qiangliu@) : 为提高电路的调试性并降低逻辑资源消耗, 提出一种用于硬件模拟平台的扫描链插入方法, 利用 FPGA 中 未被完全使用的逻辑资源实现了扫描逻辑. 首先在网表中找出所有连接到 D 触发器输入端的部分使用查找表; 然后 采用逻辑混合的方法修改查找表内容和引脚连接, 将 D 触发器改为扫描触发器; 最后将所有扫描触发器前后相连, 构建扫描链. 该方法工作在网表级, 与现有FPGA 开发流程兼容, 便于与现有工具集成. 对 15 个不