数字电路与逻辑设计（课件）第8章.pptVIP

第8章可编程逻辑器件;;8.1概述;;2.高性能和高可靠性 　　PLD具有集成密度高、工作速度快的特点，一般一片PAL或GAL器件可代替4~12片小规模集成器件，或2~4片中规模集成器件，这样大大减少了器件的数量，从而减少了印刷电路板的面积和连线数，有效地提高了系统的稳定性和可靠性，也提高了系统的工作速度。此外，PLD都具有加密功能，使产品具有一定的自我保护能力。 ;3.降低了产品的总成本 ;8.2可编程逻辑器件的基本结构;8.2.2　PLD的表示方法;8.2.1PLD的基本结构 ;图8-1　PLD的基本结构 　　　输入电路主要是将输入信号变换为互补信号，并被有选择地接到与阵列中的输入端，在与阵列输出端得到一组与项（乘积项），被有选择地加到相应或阵列的输入端，在或阵列输出端得到一组或项（和项），它为与或表达式，再加到输出电路上。 ;　　　输出电路有多种方式，有些是组合逻辑输出，有些则是寄存器输出。总体上又可分为固定输出和组态可编程输出两类。 　　　如果与阵列和或阵列都是可编程的，则称为全场可编程器件。如果只有一个与阵列（或为或阵列）可编程，则称为半场可编程器件。;;8.2.2PLD的表示方法;1.输入和输出缓冲器的逻辑表示 　　　输入/输出缓冲器的常用结构有互补输出门和三态输出门电路，如图8-2所示。它们都有一定的驱动能力，所以称为缓冲器。;2.阵列交叉点的连接方式 　　　PLD阵列交叉点的连接方式如图8-3所示。其中，图（a）表示永久性连接，又称为硬线连接或固定连接；图（b）表示编程连接，连接状态由编程决定，是可编程的；图（c）表示交叉二线没有任何连接，称为断开连接。;3.与门和或门的逻辑表示 　　　为了方便逻辑图的表达，PLD中与门和或门的逻辑表示如图84所示。其中，图（a）的逻辑函数表达式为Y=ABC；图（b）的逻辑函数表达式为Y=A+B+C。;4.与门的缺省状态 　　　当输入缓冲器的互补输出同时接到一个与门的输入端时，这时与门输出总为0，这种状态称为与门的缺省状态，如图8-5所示。由图可得，D=A·A·B·B=0。为方便表示缺省状态，在与门符号框中画上“×”。如图8-5中E=A·A·B·B=0，它表示输入缓冲器的互补输出同时加在输出为E的与门输入端。 ;8.3可编程阵列逻辑(PAL);8.3.1PAL的基本结构;;8.3.2PAL的输出和反馈结构;图8-8　可编程输入／输出结构;2.可编程输入/输出结构 　　　如图8-8所示为PAL可编程输入/输出结构。 　　　由于输出端接入一个反馈缓冲器，将三态输出反馈到与阵列的输入端，所以称为输入/输出( I/O)结构；又因为输出端三态反相器中的使能控制信号是由与阵列中的第一个与项提供的，故各个输出端的输出信号处于异步状态，因此又称为异步I/O结构。;;3.寄存器输出结构 　　　如图8-9所示为PAL的寄存器输出结构。;　　　它在输出缓冲器和或门之间增加了一个D触发器，且由外部时钟信号CP统一触发。 　　　在CP上升沿作用下，或门输出信号存入D触发器，Q端信号通过反馈缓冲器反馈到与阵列输入端，故可方便地构成同步时序逻辑电路。 　　　输出三态门的使能端由外部信号OE统一控制，在OE有效时，三态输出缓冲器开通，D触发器Q端的信号通过它反相后送到I/O端输出，可实现同步输出方式。;4.异或寄存器输出结构 　　　如图8-10所示为PAL的异或寄存器输出结构。它也是寄存器输出结构，所不同的是它将8个乘积项分为两个或项，经异或运算后在CP上升沿作用下存入D触发器。;5.算术选通反馈结构 　　　如图8-11所示为PAL的算术选通反馈结构。它在异或-寄存器输出结构的反馈通道中加入了反馈选通电路，可以对D触发器的输出Q和输入信号A进行逻辑加运算，并把结果送到与阵列输入端，而使逻辑设计更加灵活。;　　　PAL的不同输出结构派生出许多性能、功能各异的器件，每种PAL器件的性能、功能也不同，它们都可由器件的命名表示出来。如图8-12所示为PAL器件的命名方法。 ;　　　8-13所示为PAL器件PAL16R8的逻辑图。;8.4通用阵列逻辑(GAL);　　　GAL器件的基本结构与PAL器件相同，与阵列可编程，或阵列固定，但它和PAL器件又不同。 　　　首先，GAL是EEPROM工艺，可进行多次编程，因此具有可改写性，从而降低了设计风险；而PAL则采用熔丝工艺，一旦编程后便不能修改。 　　　其次，GAL的输出电路结构完全不同于PAL，它的每个输出端都对应一个输出逻辑宏单元。;　　　在OLMC中包含了或门、寄存器和可编程的控制电路，通过对OLMC进行编程，可组态出多种不同的输出结构，几乎涵盖了PAL的各种输出结构。 　　　因此，GAL器件的功能更强大，使设计更灵活，器件的选择也更方便，增强了器件的