第二十次课计数器2、任意进制计数器的构成1.pptVIP

一　同步二进制计数器（P278） *中规模集成的4位同步二进制计数器74161(74LS161): *中规模集成同步十进制计数器74160 (74LS160 ): 三 、异步计数器 右图是由JK触发器构成的异步3位二进制加法计数器。波形如图所示 ②异步二进制减法计数器 右图是由JK触发器构成的异步3位二进制减法计数器。波形如图所示 2. 异步十进制（加法）计数器 由JK触发器构成的异步十进制计数器,其逻辑电路如图所示，其状态表及时序图与同步十进制计数器相同。 *二－五－十进制异步计数器74LS290: 其逻辑符号及功能表如图所示 四、任意进制计数器的构成方法 1. MN的情况 a. 置零法： 注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图所示。 b. 置数法： 【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。 小结 【例】用74160实现7进制计数器(置数法)。 (1)置数法（取前M种状态）， CLK 计数输入 1 进位输出 1 Q 0 Q 1 Q 2 Q 3 EP CLK 74160 ET R D LD C D 0 D 1 D 2 D 3 M=7，在SM-1=S6=0110处反馈置零。 6.3.2 计数器 置数法的应用可以分三种情况: （现有N进制计数器，构成M进制） 取前M 种状态 取后M 种状态 取后M种状态 取(N-M)2——(N-1)2 个状态。 可采用进位输出端 置最小数(N-M)2法 (以具有同步预置数端 的集成计数器为例) 【例】用74160实现7进制计数器(置数法)。 (2)置数法（取后M种状态）， CLK 计数输入 1 1 Q 0 Q 1 Q 2 Q 3 EP CLK 74160 ET R D LD C D 0 D 1 D 2 D 3 M=7，在进位输出端处反馈置最小数数SN-M=S10-7=S3=0011 1 6.3.2 计数器 置数法的应用可以分三种情况: （现有N进制计数器，构成M进制） 取前M 种状态 取中间M种状态 取后M 种状态 取中间M种状态 取(i)2——(i+M-1)2 共M个状态 (以具有同步预置数端 的集成计数器为例) ①选定循环初态Si，确定i，写i=（ ）2，→D3D2D1D0 ②判定循环末态Si+M-1 ③写i+M-1=（ ）2，将Si+M-1 全部Q为1的端相与非→ 同步预置数法 : 【例】用74161实现12进制计数器。 (2) 置数法（i=1）， CLK 计数输入 1 1 进位输出 1 Q 0 Q 1 Q 2 Q 3 EP CLK 74161 ET R D LD C D 0 D 1 D 2 D 3 M=12，在SM+i-1=S12=1100处反馈置1。 * * 数字电子技术基础 阎石主编（第五版） 信息科学与工程学院基础部 1．同步二进制加法计数器 6.3.2 计数器 示例芯片 *中规模集成的4位同步二进制计数器74161(74LS161): 2、4位同步二进制减法计数器（P284） 3、4位同步二进制可逆计数器 示例芯片 a.单时钟方式－74LS191 b.双时钟方式－74LS193 【 】 内容回顾 二、同步十进制计数器（P287） 1、同步十进制加法计数器 示例芯片 *中规模集成的同步十进制计数器74160(74LS160): 2、同步十进制减法计数器（P292） 新授内容 【 】 内容回顾 【 】 内容回顾 其逻辑图形符号及功能表如图所示。 6.3.2 计数器 注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零 EP ET CLK D 0 D 1 D 2 D 3 C Q 1 Q 2 Q 3 Q 0 74161 CLK R ￠ D LD ￠ EP ET 输出端工作状态 0 异步清零 1 0 1 1 1 1 1 1 1 1 1 0 0 预置数 （ 同步 ） 保持 （ 包括 C ） 保持 （ 但 C ＝ 0 ） 计数 ( a ) 逻辑图形符号 （ b ） 功能表 四位同步计数器74161（74LS161）的图形符号及功能表 R D LD LD ￠ R ￠ D 【 】 内容回顾 74160 (74LS160 ) 逻辑符号和功能表如图所示。 注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而161为十六进制，进位脉冲是在1111时出现的。 6.3.2 计数器 EP ET C