杨志忠数电(第3版)3-逻辑门电路.ppt

第 3 章　集成逻辑门电路 3.1 概 述 3.2　基本逻辑门电路 3.2.1 二极管的开关特性 3.2.2 三极管的开关特性 3.2.3 MOS 管的开关特性 3.2.4 分立元件门电路 3.2.4 分立元件门电路 3.3　TTL 集成逻辑门 3.3.1 TTL 与非门 3.3.2 其他功能的 TTL 门电路 3.4　CMOS 集成逻辑门电路 3.4.1 CMOS 反相器 3.4.4 CMOS 数字集成电路的系列 3.5 TTL 电路与 CMOS 电路的接口 3.5.1 TTL 电路驱动 CMOS 电路 3.5.2 CMOS 电路驱动 TTL 电路 本章小结 2. CMOS 或非门 A B VDD VP2 VP1 VN1 VN2 Y 或非门结构特点： 驱动管相并联， 负载管相串联。 ◆ 输入中有高电平时，输出为低电平； ◆ 输入全为低电平时，输出为高电平； 因此 Y = A+B Y A B uO uI VDD1 漏极开路的CMOS与非门电路 二、漏极开路的 CMOS 门 简称 OD 门 与 OC 门相似，常用作驱动器、电平转换器和实现线与等。 Y = AB 构成与门 构成输出端开路的非门 需外接上拉电阻 RD C、C 为互补控制信号。 由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 三、CMOS 传输门 MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。 uO uI uI uO C C 当 C = VDD，uI = 0 ~ VDD 时，VN、VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。 即 uO = uI，称传输门开通。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 三、CMOS 传输门 工作原理 uO uI uI uO C C PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 三、CMOS 传输门 工作原理 uO uI uI uO uI 不能传输到输出端，称传输门关闭，输出高阻。 C C C = 1，C = 0 时，传输门开通，uO = uI； C = 0，C = 1 时，传输门关闭，信号不能传输。 当 C = 0V，C = VDD，uI = 0 ~ VDD 时，VN、VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 传输门是一个理想的双向开关， 可传输模拟信号，也可传输数字信号。 TG uI/uO uO/uI C C 传输门逻辑符号 TG 即 Transmission Gate 的缩写 三、CMOS 传输门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 EN 四、CMOS 三态输出门 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。 四、CMOS 三态输出门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 工作原理 0 0 1 导通 导通 Y=A EN = 0 时，VP2 和 VN2 均导通，呈现低电阻，不影响 CMOS 反相器工作。 Y = A 四、CMOS 三态输出门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 工作原理 1 1 0 截止 截止 Z EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态门。 EN 3.4.3 高速 CMOS 门电路 MOS 管存在较大的极间电容，这是 CMOS4000 系列门电路开关速度不高的原因。因此，要提高 MOS 管的开关速度就必须设法减小 MOS 管的极间电容。为此，需要减少 MOS 管的导电沟道长度，缩小 MOS 管的几何尺寸，从而提高开关速度。 一、CMOS 数字集成电路系列 CMOS4000 系列 功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。 高速