第2章-单片机结构20170906.pptVIP

读引脚时使用下方的数据缓冲器，由“读引脚”信号把缓冲器打开，把端口引脚上的数据从缓冲器通过内部总线读进来。 MCS-51单片机的并口结构 在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产生误读。 在端口进行输入操作前，应先向端口锁存器写“1”，使T2截止。 ——准双向口。 T2 MCS-51单片机的并口结构 P0作为地址/数据总线 当单片机外扩存储器或I/O时，P0口是作为单片机系统的复用地址/数据线使用。 当输出地址或数据时，内部信号使“控制”端为高电平，打开与门，并使多路开关处于内部地址/数据线与驱动场效应管T2栅极反相接通状态。 MCS-51单片机的并口结构 当输出的地址/数据信息为1时，场效应管T1导通，场效应管T2截止，P0.x引脚输出为1； 1 0 1 0 1 MCS-51单片机的并口结构 1 0 1 0 1 0 当输出的地址/数据信息为0时，场效应管T1截止，场效应管T2导通，P0.x引脚输出为0。 输出驱动电路由于两个FET处于反相，形成推拉式电路结构，使负载能力大为提高。 MCS-51单片机的并口结构 1 P0引脚输入数据 控制信号为0，场效应管T1截止 控制信号为0 ，多路开关接通锁存器的/Q端,CPU自动向P0口写入FFH，场效应管T2截止。从而保证数据信息的高阻抗输入。 “读引脚”控制信号有效，下面的缓冲器打开，外部数据读入内部总线。 0 1 0 0 MCS-51单片机的并口结构 0 小结： （1）P0口可作通用I / O口使用，又可作地址/数据总线口； （2）作地址/数据总线口时，P0是一真正双向口，用作与外部存储器的连接，输出低8位地址和输出/输入8位数据。 （3）P0口作通用I / O口时，输出是开漏输出，需要在片外接上拉电阻；端口不存在高阻抗状态，只是一个准双向口。为保证引脚信号的正确读入，应首先向锁存器写1。 单片机复位后，锁存器自动被置1；当P0口由输出状态变为输入状态时，应首先置锁存器为1，方可执行输入操作。 MCS-51单片机的并口结构 双向与准双向，根本原则是双向包含了高阻这个状态 P1~P3口因为有内部上拉电阻，因此不是双向； P0口内部无上拉电阻，在处于数据／地址功能时，自动完成３态的转换，是双向 MCS-51单片机的并口结构 典型单片机系统 2.6 MCS-51的并口结构 漏极开路与上拉电阻的概念 →封锁与门A≡0 →地址/数据端与A输出无关 控制端=0→MUX下通→/Q与V1栅极直通 → V2截止→V1漏极开路 知识梳理 为使漏极开路的V1有效，必须通过外接上拉电阻与电源连通，上拉电阻的阻值一般为10kΩ。 注意：P1、P2、P3口无需外接上拉电阻（已有内部上拉电阻） 3 4 1 2 第二输入功能 V 知识梳理 总结 总结 * * * * * * * * 2.5 MCS-51的存储器结构 背景知识： 80C51：片内含4KB ROM 89C51：片内含4KB Flash E2PROM 上电复位时，PC=0000H，CPU从片外EPROM中读出指令，片内ROM不使用。 2.5 MCS-51的存储器结构 a） 同时使用片内和片外ROM b）ROM地址分布 当EA引脚接高电平（开关接A点）时，4 KB以内的地址在片内ROM，大于4KB的地址在片外ROM中（图中折线），两者共同构成64KB空间； 当EA引脚接低电平（开关接B点）时，片内ROM被禁用，全部64KB地址都在片外ROM中（图中直线）。 2.5 MCS-51的存储器结构 数据存储空间 片外：64KB 片内：芯片型号不同而有所不同 89C51: 128字节片上RAM 21个SFR 89C52：256字节片上RAM XX个SFR 2.5 MCS-51的存储器结构 三、 片内数据存储器(RAM) 作用：存放数据 字长：8位 数量：128B （89C51） 21个SFR 00H～7FH ：为普通RAM区，也称为低128字节RAM。 80H～FFH：为特殊功能寄存器区，即SFR区。 2.5 MCS-51的存储器结构 (1) 低128字节的区域 ①工作寄存器区（00H～1FH） ②可位寻址区（20H～2FH） ③用户RAM区（30H～7FH） 2.