基于FPGA的串行总线测试系统设计.pdfVIP

基于FPGA的串行总线测试系统设计 张永杰曹学蕾 中科院高能物理研究所粒子天体物理中心 摘要：本文介绍了一种简单的串行总线测试系统。本系统基于FPGA技术和高速AD转 换技术，对串行总线上的信号采样，通过采样结果从电气特性和通讯协议两个方面分析总线 设计中的问题，从而提高调试过程中定位问题的能力和调试效率。串行总线测试系统由串行 总线匹配电路、信号条理电路、AD转换电路、FPGA数据采集电路和USB接口电路及其配 套软件组成。 theorem 关键词：FPGA．串行总线．USB．FADC，SampI．ng 1、引言 近来随着电子、计算机技术的发展，提出了多种串行总线，如微机系统中的RS232串行 总线，工业控制中常用的CAN，RS485／422，12C和1553B总线等。串行总线相对并行总线 而言，有布线简单、成本低廉、可靠性高等优点，广泛用在设备系统间互连。 总线的定义，包括两部分内容，一是电气性能，二是总线协议。对于系统间的总线设计 来说，要全面、准确并详细的规定总线的内容，并严格参照实施，才能保证总线可靠、稳定 的工作。 ． 串行总线因其控制信息、地址信息、数据信息和时钟等通常会混用一条物理通道，因此 总线协议的复杂程度通常来说超过并行总线。除了总线的选择和设计，总线的调试测试也是 一个比较耗时的工作，尤其是对于协议复杂的串行总线系统。如果总线上连接有多个设备， 同时设备由多个不相关的的公司提供的情况，问题可能会在系统整体联调时才会暴露出来， 有时还会有多个问题同时暴露，此时可能会出现相互间扯皮的情况，此时问题的定位显得非 常重要。总线调试中遇到问题的定位和解决因为涉及到设备间通讯，协议调试，电气性能调 试和稳定性、抗干扰调试，总线协议破坏，总线竞争等等，因此是一项繁琐、费时的工作。 开发一套总线测试系统，分析总线电气性能，定位总线协议破坏的原点等，非常重要。市场 上有一些逻辑信号仪带有总线测试能力，但是因其功能固定，价钱昂贵，限制了它的市场应 用。总线实现的是不同功能模块间或者不同设备间的通讯，增加了设计和调试的工作量。总 线调试过程中遇到的比较多的问题包括协议的检验。本文提出的串行总线测试系统，将方便 系统调试，分析总线物理上、协议上的问题。 FPGA电路经过不断发展成熟，得到广泛的应用。它功能强大，可以实现复杂的逻辑和 工程控制，现场可编程，集成度高，设备小型化。同时可以实现一些软件功能。 随着半导 体技术的发展，FADC技术得到了广泛应用，使得更高速度的数字化信号处理。由FADC实现 的高速AD转化和FPGA实现的高速数据处理相结合，比较容易的实现快速数据采集。满足告 诉总线测试要求。 66l 2、系统硬件设计 测试系统由信号调理放大电路、AD转换电路、数据管理电路和USB接口电路组成，见图 l。其中信号调理并放大电路完成对总线信号的阻抗匹配，并对总线信号做衰减(信号幅度超 过电路最大输入幅度时)和可调增益放大，放大后的信号转换成差分形式后输出到AD转换电 路。AD转换电路负责总线信号的AD转换，转换控制时钟由FPGA产生。FPGA数据管理电路 负责读取转换结果并对数据结果进行打包，通过USB接口输出到微机(上位机)做进一步分析 处理。 图l系统组成框图 信号调理电路的功能包括输入端匹配、信号放大和单端一差分转换。考虑到总线信号可 能存在共模电压，同时信号幅度有可能超过测试系统的供电电压，因此输入端匹配采取差分 形式，输入阻抗取20Kfl，并且通过输入端匹配将输入信号衰减1倍。可调增益放大部分的 电压由分压电阻和数字电位器提供，数字电位器的控制端通过12C接口与FPGA相连，由FPGA 接受增益调节指令然后调节数字电位器以完成对信号的增益控制。单端一差分转换电路的功 能是将放大后的总线信号转换为满足FADE要求的差分信号。 息缝信 图2信号调理电路组成框图 功耗不足lOOmW，比较适用于由USB作供电的系统。ADC输入采用差分形式，应用芯片内部 电压基准。