自动扫描控制模块设计存储单元测试波形图续.PPT

自动扫描控制模块设计 * * 自动扫描控制模块设计 功能描述 本模块在MCU的启动扫描信号(Scan_start)启动下，进行一次自动扫描测试，并给出相应的测试状态，在自动扫描测试过程中，还必须完成对测试表的读操作。在MCU对测试表操作时完成对测试表的读写操作。 表1 外部接口模块管脚列表 自动扫描控制模块设计 接口信号（时序）描述 I 复位信号 Rst 外部接口 I 系统时钟，50M Clk50 接口模块 I/O 定义 信号 自动扫描控制模块设计 表2 MCU接口模块管脚列表 接口信号（时序）描述 O MCU读测试表寄存数据 MCU_Tab_Datar[7:0] O 测试状态 State_Reg[7:0] I MCU写测试表使能，低有效 MCU_Tab_We_n I MCU读测试表使能，低有效 MCU_Tab_Rd_n I MCU写测试表寄存数据 MCU_Tab_Dataw[7:0] I MCU读写测试表寄存地址 MCU_Tab_Addr[3:0] MCU接口模块 I 自动扫描测试启动信号 Scan_Start 接口模块 I/O 定义 信号 自动扫描控制模块设计 表3 RAM接口模块管脚列表 接口信号（时序）描述 O 自动扫描测试给RAM的输出使能 Scan_OE O 自动扫描测试给RAM的读写使能 Scan_We_n O 自动扫描测试给RAM的片选 Sacn_CS_n I 自动扫描测试读RAM数据 Scan_RAM_Datar[7:0] O 自动扫描测试写RAM数据 Scan_RAM_Dataw[7:0] RAM接口模块 O 自动扫描测试读写RAM地址 Scan_RAM_Addr[7:0] 接口模块 I/O 定义 信号 自动扫描控制模块设计 存储单元测试波形图 TD0 写 求反 读 写 读 写 写 写 02H 比较 比较数据TD0 TD0 测试数据TD1 测试数据TD0 00H 00H 00H 00H 01H /TD0 TD0 TD1 TD0 FFH FFH …… TD0 TD0 01H 01H 02H …… TD0 55H AAH 00H 00H 存储单元测试第一拍 存储单元测试 第二拍 Clk_50： RAM_Addr： Command： RAM_Data： 测试表数据： Ram回读的数据： 比较数据： Compare_Valid： 自动扫描控制模块设计 存储单元测试波形图（续） TD0 读 读 读 TD1 TD0 00H 00H 00H 01H TD1 写 求反 写 写 写 00H 比较数据TD0 测试数据TD2 测试数据TD1 TD2 …… TD0 TD1 FFH FFH …… TD1 55H 02H 02H 存储单元测试第二拍 Clk_50 RAM_Addr Command RAM_Data 测试表数据： Ram回读的数据： 比较数据： Compare_Valid： /TD1 TD0 …… TD0 TD1 比较 自动扫描控制模块设计 地址解码测试波形图 读 读 读 …… …… TDF TDE …… /TDF …… FFH FFH 01H 00H 00H 写 求反 写 TDF 00H 00H 00H 00H 01H 01H FFH TDF FFH FFH …… TDF 00H 01H …… TDF 55H 00H 00H 存储单元测试 最后一拍 Clk_50： RAM_Addr Command： RAM_Data： 测试表数据： Ram回读的数据： 比较数据： Compare_Valid： TDF 地址解码测试第一拍 写 写 自动扫描控制模块设计 地址解码测试波形图（续） 读 读 读 读 FFH 01H 00H Don’t care 01H 02H 00H 读 …… FFH …… ?FFH FFH 求反 写 01H 02H FFH FFH 01H 00H 00H 00H FFH 55H 00H FFH 地址解码测试 第一拍 Clk_50 RAM_Addr Command RAM_Data 测试表数据 Ram回读的数据 比较数据 Compare_Valid 地址解码测试最后一拍 FFH 01H 00H 第一次 扫描结束 …… …… 写 自动扫描控制模块设计 MCU_Tab_Rd_n/MCU_T ab_We_n有效 Idle 测试表的 一次读写 数据线 扫描测试 地址线 扫描测试 Scan_Start=’1’ 自动扫描测试状态简图 自动扫描控制模块设计 状态机基本结构图 自动扫描控制模块设计 Verilog HDL参考设计 modu