高速数字电路中信号完整性研究和仿真.docVIP

高速数字电路中信号完整性研究和仿真 　　【摘 要】针对高速数字电路中普遍存在信号完整性问题的现状，对信号完整性问题中的过孔地弹噪声进行了分析和仿真，提出了减少地弹噪声的方法。首先从理论上介绍并分析信号完整性在高速数字电路设计中的重要性，接着分析了过孔地弹噪声破坏信号完整性的原因，最后结合实际电路，使用SPEED2000仿真软件分别对地弹噪声进行仿真，通过对仿真结果的分析，验证了该方法的有效性。该分析和仿真的方法对信号完整性问题的研究有一定的借鉴和指导作用。 【关键词】信号完整性；地弹噪声；高速数字电路 1.引言 在集成电路设计、高速封装技术和电路制造技术高速发展的今天，主流集成电路工艺尺寸已经达到40纳米级，系统时钟频率进入1GHz以上的高速设计领域。同时，电子设计工程师们正在从事的主流电路设计也已经全面达到100MHz以上，有的甚至超过500MHz[1]。高速数字电路的时钟频率不断提高，信号的边沿越来越陡峭，电路的集成度越来越高，必将使电路表现出与低速设计截然不同的行为，即信号完整性（Signal Integrity， SI）问题。信号完整性问题是影响高速数字电路可靠性的一个关键因素，已经成为当今电子设计领域的一个重要瓶颈[2]。 高速数字电路整个系统设计完成后，很难诊断和解决系统中出现的信号完整性问题。因此在高速数字电路系统设计中进行信号完整性分析不仅能够有效地提高产品的性能，而且可以缩短产品开发周期，降低开发成本。在数字系统向高速、高密度方向发展的情况下，掌握这一利器是十分必要的。 本文分析了高速数字电路中产生信号完整性问题的原因，介绍了一些比较常见的信号完整性问题，对电源/地系统中的地弹噪声进行了详细地仿真。最后提出了解决或减少地弹噪声的方法。 2.信号完整性概述 信号完整性是指信号在电路中以正确的时序和电压做出响应的能力，也指在信号线上的信号质量[3]。信号完整性问题会使系统的噪声安全系数下降，接收端收到的信号低于高电平参考线或者高于低电平参考线，从而导致系统产生错误转换。许多从逻辑角度看来是正确的设计，由于系统内部产生的噪声带来的电压波动很有可能扰乱正常数字逻辑信号而导致系统功能失效。而且，在高速数字系统中电路的工作电压呈不断降低的趋势下，一个不大的噪声干扰对系统产生的影响是越来越大的。 （1）正常信号 （2）噪声信号 （3）失真信号 图1 噪声对数字信号的影响 在图1中，当正常信号（1）被噪声信号（2）干扰时，就会产生失真信号。图1（3）中左边圈住的区域，由于噪声的干扰使原来处于高电平区的信号突变到了低电平区，逻辑电平由1变为0，右边圈住的区域与左边的正相反。这种情况就是出现了信号完整性问题。 高速数字电路的信号完整性问题主要包括信号的反射、串扰、地弹和时序错误等。 2.1 反射 产生反射的根本原因是信号传输路径上的阻抗不连续。信号在传输线上传播，如果传输线的瞬态阻抗发生变化，导致传输线的特性阻抗与信号的源端阻抗或负载阻抗不匹配，一部分信号会发生发射，另一部分信号发生失真并沿原路径继续传播下去[4]。反射造成的失真会使信号质量下降，形成上、下冲和振铃，造成逻辑电平的误判和器件的误触发。 2.2 串扰 信号在传输过程中会形成变化的电场和磁场，如果相邻传输线之间距离太近，相应的电磁场之间就会发生电磁感应，产生感应电压和感应电流，从而影响传输线的质量，这种现象称为传输线的串扰[5]。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式都对串扰的产生有一定的影响，过大的串扰可能引起电路的误触发，导致系统无法正常工作。 2.3 地弹 （1）理想电压信号 （2）实际电压信号 图2 理想信号与实际信号 在PCB板中，电源/地和过孔形成了电源分布系统。在电源/地系统中由于寄生参数的影响而产生的信号干扰噪声称为电源/地噪声。 当PCB板上的大量器件（核心逻辑，输出驱动等）同步进行切换时，由于电源线和地线上存在阻抗，会产生同步切换噪声（Simultaneous Switch Noise，SSN）。与此同时，由于芯片封装电感的存在，在电路同步切换过程中形成的大电流涌动会引起地平面的反弹噪声（简称为地弹），这样在真正的地平面（0 V）上就会产生电压的波动和变化，这个噪声会影响其他元器件的动作[6]，如图2所示。 地弹是电源/地噪声中的一种，也是本文论述的重点，后面将作详细介绍。 2.4 时序错误 电路中只能按照规定的时序接收数据，过长的信号延迟可能导致时序错误和功能的混乱，在低速的系统中不会有问题，但是在高速数字系统中，信号上升/下降沿变得陡峭，时钟速率提高，信号在器件之间的传输时间以及