- 1、本文档共18页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
单片机总线接口电路地设计
Yibin University
EDA技术及应用期末设计报告
题 目: 单片机总线接口电路的设计
专 业: 电子信息科学与技术
2013 年 12月 19 日
摘要:
单片机具有性价比高,功能灵活,易于人机交换和良好的数据处理能力等特点;FPGA具有高速,高可靠以及开发方便快捷规范等特点,以此两类器件相结合的电路结构在许多高性能仪器仪表和电子产品中被广泛运用。在目前的单片机与FPGA的接口电路实际设计中,重要的角色之一就是并串转换电路,并且在很多其它设计中是必不可少的,尤其是在数据量庞大的设计中,如果前级电路和后级电路直接通过并行传输数据,那么数据有多少位就得有多少根通信线,这必将导致通信的准确度的降低和通信成本的增加,当距离较长时这种方式更是不可采用的。这次设计是基于FPGA设计的51单片机与外围电路通信的并串转换电路,该转换电路在接到51单片发出的访问外部RAM的时序时,自动接受并行数据,接受完毕后自动串行发送数据,并且产生输出时钟,提供给后级电路使用。该电路可以完成51单片机与串口外围电路的通信,扩展了51单片机的I/O端口,使得单片机可以带更多的负载。
关键字:
(1)并串转换
(2)FPGA
(3)VHDL
(4)状态机
(5)单片机
目录
摘要------------------------------------------------------------------------2
关键字---------------------------------------------------------------------2
设计概述------------------------------------------------------------------4
总的系统框图------------------------------------------------------------4
设计思路------------------------------------------------------------------5
方案论证------------------------------------------------------------------5
设计程序------------------------------------------------------------------6
设计仿真图--------------------------------------------------------------16
仿真分析-----------------------------------------------------------------17
参考文献------------------------------------------------------------------17
设计概述:
本次设计用FPGA设计一个并串转换电路,完成的功能是让51单片机可以和串行外设通信,51单片机可以用访问外部RAM的时序去访问该接口电路。在51单片机发出访问时序时,FPGA响应51单片机,接受数据并锁存,然后自动串行发送。具体过程是当ALE有效时,P0口送出地址低八位地址(01),P2口送出高八位地址(FA),FPGA接收地址并锁存;当WR有效时,P0送出8位数据,如果FPGA锁存的地址是FA01,则此时FPAG将锁存8位数据。在整个接受过程中,FPGA不能发送数据,输出数据和时钟都拉为低电平。FPGA在接受完数据后将自动启动串行发送,每发送一位数据都发出一个周期的的输出时钟,作为后级电路的串行输入时钟。当数据发送完后,将数据发送结束标志拉高两个周期的高电平。在整个发送期间,不能接受数据,只有发送结束后才可以接受新的数据,并自动发送。
总的系统框图:
8051 FPGA
单 P0 add_low Qout
片 P2 add_high CLKout
机 WR wr send_end
ALE ale
设计思路:
次本设计采用了模块设计的思路,把整个设计分为三个部分,即接收部分、发送部分、控制部分。接收部分主要负责响应单片机,锁存数据;发送部分主要负责串行发送数据和产生时钟信号;控制部分主要负责控制接受和发送,当在接受时数据时,发送部分被控制在等待状态,输出被拉低,发送完毕后自动开始发送。当在发送数据时控制部分将接收部分关闭,不予响应接收信号。
方案论证:
方案一:在一个设计实体中完成所用功能,发送和接收之间通过内部标志信号控制。这样
文档评论(0)