单片机课设定时闹铃设计.docVIP

  • 7
  • 0
  • 约1.32万字
  • 约 27页
  • 2017-11-29 发布于湖北
  • 举报
单片机课设定时闹铃设计

目 录 1技术指标 1 1.1 指定功能 1 1.2 添加功能 1 2设计方案及其比较 1 2.1 方案一 1 2.2 方案二 2 2.3 方案三 2 2.4 方案比较 3 3 实现方案 3 3.1 器件选择说明 3 3.1.1 单片机芯片的说明 3 3.1.2 LED数码管的说明 6 3.1.3 LED发光二极管的说明 6 3.1.4 蜂鸣器sounder的说明 7 3.2 最终实现方案 7 3.2.1 设计模版框图 7 3.2.2 硬件原理图 7 3.2.3 软件流程图 8 3.2.4 程序设计 12 4调试过程 19 4.1调试过程中遇到的问题 19 4.2 功能展示 19 4.2.1 功能展示一 19 4.2.2 功能展示二 23 4.2.3 功能展示三 24 4.3 元器件清单 24 5心得体会 25 6参考文献 26 定时闹铃的设计 1技术指标 1.1 指定功能 以89S51为核心芯片,设计一个定时闹铃,要求如下: A:能够显示定时的时间; B:定时时间到让相应的二极管发光。 1.2 添加功能 A:可以2s或15s为步进设置定时时间; B:定时时间到,蜂鸣器发出“叮咚定”的音乐声; C:定时时间到,可按下相应按键暂停延长定时时间5s; D:定时开始后的任意时间内可关闭闹钟,并闪烁显示已经定时的时间总数; E:当出现错误操作时,发出警告。 2设计方案及其比较 2.1 方案一 采用89C51芯片,设计硬件电路图,设计如下: 由两个两位的数码管分别输出定时时间的分钟数和秒钟数。 外加四个按键,分别为定时闹钟时间的设定按键、闹钟开始定时按键、闹钟暂停按键、闹钟关闭按键。 外加三个LED灯,分别为闹钟到时LED灯、闹钟暂停LED灯、闹钟错误操作警告LED灯。 外接蜂鸣器,用作闹钟到时时的音乐播放。 完成的硬件设计电路图如图1所示。 图1 方案一硬件原理图 2.2 方案二 采用89S51芯片,设计硬件电路图。因protues仿真软件中无89S51芯片,而其引脚、功能等与89C51也相同,所以硬件设计与89C51并无差别。 2.3 方案三 采用89C51芯片,通过键盘输入定时时间,设计硬件电路图如图2所示。 图2 方案三硬件原理图 采用键盘输入定时时间,则通过16个外界按钮来控制输入的时间多少。而每个键盘输入时必须用查询发来搜索相应的键盘数字,这里我们需要用到0~9九个数字,键入四次分别设置分钟和秒钟。 2.4 方案比较 对比方案一与方案二,查找相关器件的功能差别,发现89S51为89C51的扩展,相对于89C51新增了很多功能,如下: 1.最高工作频率提高到了33MHz,从而具有了更快的计算速度; 2.具有双工UART串行通道; 3.内部集成看门狗计时器,无需外接单元电路,等。 但是由于本次闹铃设计与这些新增的功能无关,而且在protues仿真软件中没有89S51器件,所以在本次设计中选择89C51。 对比方案一与方案三,方案三操作比较方便,但考虑到其他添加的功能的可实行,键盘扫描程序相对增大了复杂度,相比较直接通过外部中断程序设置时间要可行一些,所以为了程序尽可能的简洁,选用方案一。 综上所述,本次闹铃的设计采用方案一。 3 实现方案 3.1 器件选择说明 3.1.1 单片机芯片的说明 本次课程设计选用AT89C51芯片。 AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—Flash Programmable and Erasable Read Only Memory)CMOS8位微处理器,俗称单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的89C51是一种高效微控制器,89C2051是它的一种精简版本。89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 AT89C51芯片的引脚图如图3所示。 图3 89C51芯片引脚图 P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的低八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。 P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为低八位地址接收。 P2口:P2口为一个内部上拉电阻的8位双向I/O

文档评论(0)

1亿VIP精品文档

相关文档