引出时序逻辑电路.ppt

4.1.2　或非门组成的基本RS触发器 同步触发器的空翻 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。 3、同步D触发器（D锁存器） CP=1期间有效 将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程： 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 同步RS触发器的空翻现象 1 2 3 边沿触发器：仅在CP某一约定跳变时刻到来时才接受输入信号；其他时刻输入信号的变化不会引起输出信号状态的变化。一般靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 触发方式：边沿触发方式。 可提高触发器工作的可靠性，增强抗干扰能力。 为解决空翻问题引入以下两种触发器： 第三节 常用钟控触发器 主从触发器：由两级触发器构成，工作特点： 第一步，CP=1期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。 第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。 在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。 触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。 1. RS触发器 RS触发器状态转换表 状态转换表是表示触发器的现态Qn、输入信号和次态Qn+1之间转换关系的表格。 状态转换表 S 　 R Qn Qn+1 0　　0 0 　0 0 1 0 1 0　　1 0 　1 0 1 0 0 1　　0 1 　 0 0 1 1 1 1 　 1 1 　 1 0 1 × × R有效置0 S有效置1 R、S不允许同时有效 R、S同时无效保持 常用钟控触发器的逻辑功能描述： 特性方程（又称为状态方程） 由状态转换表得到Qn+1的状态转换卡诺图。 RS触发器的Qn+1卡诺图 进一步可写出Qn+1的表达式。 S 　 R Qn Qn+1 0　　0 0 　0 0 1 0 1 0　　1 0 　1 0 1 0 0 1　　0 1 　 0 0 1 1 1 1 　 1 1 　 1 0 1 × × 输入 输出 约束条件，表示不允许将R、S同时取为1 状态转换图 　RS触发器的状态转换图 　状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。 两个圆圈表示状态0和1 箭头表示状态转换的方向 在箭头旁边用文字或符号表示实现转换所必备的条件 2 　D触发器 状态转换表 D触发器的状态转换表 D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 特性方程 Qn+1=D 状态转换图 D触发器的状态转换图 3 　JK触发器 JK触发器的逻辑符号 （a）下降沿触发 （b）上升沿触发 JK触发器是一种多功能触发器，在实际中应用很广。 JK触发器是在RS触发器基础上改进而来，在使用中没有约束条件。 常见的JK触发器有主从结构的，也有边沿型的。 状态转换表 功能表 表4-7 　JK触发器功能表 表4-8 JK触发器状态转换表 特性方程 状态转换图 JK触发器的状态转换图 时序图（以CP下降沿触发的JK触发器为例） JK触发器的时序图 在CP的下降沿更新状态，次态由CP下降沿到来之前的J、K输入信号决定。 具有保持和翻转功能。 4 T触发器 T触发器的功能表 功能表 状态转换表 T触发器的状态转换表 特性方程 状态转换图 T触发器的状态转换图 令JK触发器的J＝K＝T，就可实现T触发器。 JK触发器接成T触发器 * * 第四章 触发器 开始 引出时序逻辑电路 按工作方式分类 异 步 触发器 按功能分类 RS 触 发 器 课堂教学设计结构框架 任务驱动+案例+演示 引入电子时钟电路 课件 与组合逻辑电路的区别 时序逻辑电路概念 同 步 JK 触 发 器 D 触 发 器 T 触 发 器 T’ 触 发 器 各种触发器间的转换 功能分析 波形仿真演示 小结 结束 触发器应用 师生和谐互动 同学们想不想知道我内部的电路